PLL-VCO设计及制作第二部分
pll-vco设计及制作第二部分
vco电路的设计
vco电路为使用上章的备注栏所介绍的库拉普振荡电路。
将线圈与电容组合，使达到设计规格的40m~60mhz。
线圈为使用fcz50-10s。此一线圈的标准电感量为0.68μh，但是，在此将铁芯做稍微调偏，使电感量减小。
所组合的可变电容二极管为使用1svl6l。图6所示的为1sv161所加上的电压：电容量的vr-c特性。1sv16l为catv调谐器的电子调谐用，其容量变化比为cmin(vr=2v)/cmax(vr=25v)=10.5。此所使用的可变电容的控制电压(逆向电压vr)为在1~8v的范围。
(为了能够做宽广范围的谐振频率设定，选择容量比较大的可变电容二极管。频率范围为数mhz时，可将串联的电容器由1000pf变更为100pf。)
pll-vco基板的制作舆调整
图7所示的为所制作的pll-vco印刷电路基板。图(a)为零件配置图，图(b)为印刷电路基板图样。将pll用ic，vco，缓冲放大器配置在一块印刷电路基板上。
从pll用ic会产生数字电路的噪声，因此，应该将pll部与vco电路，缓冲放大器使用个别的基板作成；但是，在此为混合在一个基板上。
在此一基板上，使用接地铜箔将pll用ic与其它高频电路分离，并且将电源也成为个别系统，以减少数字电路的影响。
vco电路与缓冲放大电路的铜箔也使用稍粗的图样。
调整的步骤如下所述。
▲将pll锁栓
pll-vco电路为受到反馈控制的状态，称之为锁栓(lock)。首先，假设数字设定sw的显示为5000。此时，如果pll被锁栓，则mc145163p的ld端子（28端子）会成为′h′输出，led会发光。pll-vco基板的制作舆调整
图7所示的为所制作的pll-vco印刷电路基板。图(a)为零件配置图，图(b)为印刷电路基板图样。将pll用ic，vco，缓冲放大器配置在一块印刷电路基板上。
从pll用ic会产生数字电路的噪声，因此，应该将pll部与vco电路，缓冲放大器使用个别的基板作成；但是，在此为混合在一个基板上。
在此一基板上，使用接地铜箔将pll用ic与其它高频电路分离，并且将电源也成为个别系统，以减少数字电路的影响。
vco电路与缓冲放大电路的铜箔也使用稍粗的图样。
调整的步骤如下所述。
图7 pll-vco电路的印刷电路基板
(数字电路与类此电路(高频率)为混在一起，
但是，利用铜箔配置的设计，将两者分开。信号线为用接地铜箔包围隔离之。)
如果偏离锁栓状态时，ld端子会成为l脉波输出，因此，led会稍微暗下来。在偏离锁栓状态下，可以稍微调整线圈t1，t2的铁芯，使成为锁栓状态。
接着，如图8所示，利用高频率测试棒检出输出端子的电压，然．后再调整t2的铁芯，使电压成为最大。此一高频率测试棒可以使用第8章所制作的。
▲振荡频率范围调整
此为振荡频率范围为45m~55mhz的调整例子。将数字设定用sw设定为4500，调整t1的铁芯，使可变电容二极管的电压vr成为2v。
接着，将数字设定用sw设定为5500，确认vr是否成为4~6v。
图9所示的为连接470ω的负载，将t2的谐振点调整至52mhz，观察可变电容二极管的电压与频率变化的情形。vco的振荡频率即使在38m~68mhz变化，也会使频率锁栓。
实际上，振荡频率的宽幅为在l0mhz以内使用，使t2在中心频率发生谐振。
pll电路广被使用于av产品上。而且由于pll电路的lsi化，使电路制作很简单。此所使用的mcl45163p为较容易取得的pll用ic之一。
图9 可变电容二极管的电压与频率，输出电压的关系
(输出电压的变化会受t2谐振特性的影响。将t2与10pf组合而变化之，谐振电路的q值愈低，输出电压会愈成为平坦。)
如何才能为电源选择正确的工作频率？
高通骁龙5G SoC“SM7350”芯片跑分曝光
环境传感器专家盛思锐自豪地宣布推出全新数字甲醛传感器SFA30
三星正式宣布全面召回Note 7：存爆炸风险
小米6最新消息：满血骁龙835国产性能怪兽！颜值效能都强悍的小米6正式发布！
PLL-VCO设计及制作第二部分
青海光伏发电站从最初的扶贫惠民发展到全球最大的集中光伏发电站群
晶圆和芯片的关系_一个芯片有多少晶圆
海能达推出多模智能对讲机 助力民警提升管理智能化水平
PCB设计SMT与传统通孔技术对比
基于LDC0851的1.8-3.3V 电感式开关解决方案
提速在即的电力物联网建设，靠的是谁？
区块链智能合约的原理_区块链智能合约技术的发展前景
备受期待的NOP+来了
直线模组3D打印技术在电动车上的应用
加大世界级人才储备，海尔智家GEDP全球工程师启动招募
U3842芯片的应用电路
可感测压力的植入物在完成医疗工作后可自我溶解
集成电路产业分类与EDA技术分析
有了AI，婴儿的健康发育将不再有障碍
vco电路的设计
vco电路为使用上章的备注栏所介绍的库拉普振荡电路。
将线圈与电容组合，使达到设计规格的40m~60mhz。
线圈为使用fcz50-10s。此一线圈的标准电感量为0.68μh，但是，在此将铁芯做稍微调偏，使电感量减小。
所组合的可变电容二极管为使用1svl6l。图6所示的为1sv161所加上的电压：电容量的vr-c特性。1sv16l为catv调谐器的电子调谐用，其容量变化比为cmin(vr=2v)/cmax(vr=25v)=10.5。此所使用的可变电容的控制电压(逆向电压vr)为在1~8v的范围。
(为了能够做宽广范围的谐振频率设定，选择容量比较大的可变电容二极管。频率范围为数mhz时，可将串联的电容器由1000pf变更为100pf。)
pll-vco基板的制作舆调整
图7所示的为所制作的pll-vco印刷电路基板。图(a)为零件配置图，图(b)为印刷电路基板图样。将pll用ic，vco，缓冲放大器配置在一块印刷电路基板上。
从pll用ic会产生数字电路的噪声，因此，应该将pll部与vco电路，缓冲放大器使用个别的基板作成；但是，在此为混合在一个基板上。
在此一基板上，使用接地铜箔将pll用ic与其它高频电路分离，并且将电源也成为个别系统，以减少数字电路的影响。
vco电路与缓冲放大电路的铜箔也使用稍粗的图样。
调整的步骤如下所述。
▲将pll锁栓
pll-vco电路为受到反馈控制的状态，称之为锁栓(lock)。首先，假设数字设定sw的显示为5000。此时，如果pll被锁栓，则mc145163p的ld端子（28端子）会成为′h′输出，led会发光。pll-vco基板的制作舆调整
图7所示的为所制作的pll-vco印刷电路基板。图(a)为零件配置图，图(b)为印刷电路基板图样。将pll用ic，vco，缓冲放大器配置在一块印刷电路基板上。
从pll用ic会产生数字电路的噪声，因此，应该将pll部与vco电路，缓冲放大器使用个别的基板作成；但是，在此为混合在一个基板上。
在此一基板上，使用接地铜箔将pll用ic与其它高频电路分离，并且将电源也成为个别系统，以减少数字电路的影响。
vco电路与缓冲放大电路的铜箔也使用稍粗的图样。
调整的步骤如下所述。
图7 pll-vco电路的印刷电路基板
(数字电路与类此电路(高频率)为混在一起，
但是，利用铜箔配置的设计，将两者分开。信号线为用接地铜箔包围隔离之。)
如果偏离锁栓状态时，ld端子会成为l脉波输出，因此，led会稍微暗下来。在偏离锁栓状态下，可以稍微调整线圈t1，t2的铁芯，使成为锁栓状态。
接着，如图8所示，利用高频率测试棒检出输出端子的电压，然．后再调整t2的铁芯，使电压成为最大。此一高频率测试棒可以使用第8章所制作的。
▲振荡频率范围调整
此为振荡频率范围为45m~55mhz的调整例子。将数字设定用sw设定为4500，调整t1的铁芯，使可变电容二极管的电压vr成为2v。
接着，将数字设定用sw设定为5500，确认vr是否成为4~6v。
图9所示的为连接470ω的负载，将t2的谐振点调整至52mhz，观察可变电容二极管的电压与频率变化的情形。vco的振荡频率即使在38m~68mhz变化，也会使频率锁栓。
实际上，振荡频率的宽幅为在l0mhz以内使用，使t2在中心频率发生谐振。
pll电路广被使用于av产品上。而且由于pll电路的lsi化，使电路制作很简单。此所使用的mcl45163p为较容易取得的pll用ic之一。
图9 可变电容二极管的电压与频率，输出电压的关系
(输出电压的变化会受t2谐振特性的影响。将t2与10pf组合而变化之，谐振电路的q值愈低，输出电压会愈成为平坦。)
如何才能为电源选择正确的工作频率？
高通骁龙5G SoC“SM7350”芯片跑分曝光
环境传感器专家盛思锐自豪地宣布推出全新数字甲醛传感器SFA30
三星正式宣布全面召回Note 7：存爆炸风险
小米6最新消息：满血骁龙835国产性能怪兽！颜值效能都强悍的小米6正式发布！
PLL-VCO设计及制作第二部分
青海光伏发电站从最初的扶贫惠民发展到全球最大的集中光伏发电站群
晶圆和芯片的关系_一个芯片有多少晶圆
海能达推出多模智能对讲机 助力民警提升管理智能化水平
PCB设计SMT与传统通孔技术对比
基于LDC0851的1.8-3.3V 电感式开关解决方案
提速在即的电力物联网建设，靠的是谁？
区块链智能合约的原理_区块链智能合约技术的发展前景
备受期待的NOP+来了
直线模组3D打印技术在电动车上的应用
加大世界级人才储备，海尔智家GEDP全球工程师启动招募
U3842芯片的应用电路
可感测压力的植入物在完成医疗工作后可自我溶解
集成电路产业分类与EDA技术分析
有了AI，婴儿的健康发育将不再有障碍