集成电路产业分类与EDA技术分析
1． 集成电路产业分类与eda早期技术
在当今技术突飞猛进的年代，人们对半导体与集成电路产业分工、历史进程以及未来发展的关注越来越多，对美欧、日韩等国和中国台湾地区在集成电路的技术发展和贡献，对集成电路产业链中的设计、制造、封测、设备和材料的分类及其相互关系（见图1）有了较好认识。
图1 半导体与集成电路产业的相互关系示意图
集成电路设计离不开电子设计自动化（electronic design automation， eda）技术。最早的eda 公司calma于1965年出现，随后eda相关公司此起彼落，其间经过若干次并购与重组，于90年代成立，至今形成了三家eda主要厂商，见图2。mentor公司成立于1981年，最早于1989年进入中国市场。ecad公司成立于1982年、sda公司成立于1983年，其后两家公司合并于1988年，成立了cadence公司，于1992年进入中国市场。synopsys公司成立于1986年，于1995年进入中国市场。
图2 国际三大eda厂商成立时间与进入中国市场时间
在集成电路设计与制造的同一时期，从20世纪70年中期开始至90年代，从eda技术出现发展到多家eda公司，芯片设计自动化方法以“点工具（point tools）”为主，逐渐有了eda设计流程，eda公司成为集成电路产业的重要成员。以1995年发布的pentium pro cpu为例，这个阶段的集成电路设计大约有1.2~2.5万个的逻辑门（5~10万个晶体管），同期的eda方法也比较简单，大致有：前端设计，包括系统设计与rtl编码、验证；后端设计，包括布局、布线、标准单元库版图设计；物理验证，包括设计规则检查（design rules check， drc）、版图与电路检查 （layot versus schematic， lvs）等；封装与pcb设计例如bga等。
集成电路产业链的上游通常以芯片设计和ip设计为主。大约在1995~2005年期间，规模较大的欧美日集成电路公司通常属于整机器件制造商（integrated device manufacturer， idm），以产品市场为目标，除了自己设计与制造之外，还建立了各自的cad部门，并拥有自家的一整套设计流程。例如intel， amd， nec， toshiba， national， fujitsu， st等。随着系统芯片（system-on-chip， soc）年代的到来，芯片中集成更多存贮器、ip和cot（custom-owned tooling）模块时，设计变得更为复杂，时序常常不能收敛。这时，idm公司和更多新成立的无芯片制造厂商（fabless）设计公司加入到集成电路行业大军，人们需要更加完整的eda方案。
2．集成电路技术进步与eda技术平台
从1958年jack kilby发明集成电路（integrated circuit， ic）技术、intel 1970年发布第一款10um工艺1-kbit存贮器（dram ic 1003）、1971年发布第一款4-bit cpu 4004 （10um pmos工艺）以来，存储器与cpu设计发展已经经历了60年的漫长历史。以intel为例，2010年以来，是沿180nm， 130nm， 90nm， 65nm， 45nm， 32nm， 22nm， 14nm， 10nm工艺路线发展的，见图3。以tsmc为例，该公司成立于1987年，其工艺路线从3µm工艺开始，本世纪初左右芯片制造工艺进入180nm，2006年前后进入65nm工艺，2012年进入28nm工艺，2018年10nm芯片开始量产，见图3。需要注意的是，近来人们对单位面积上集成的晶体管数进行计算和比较，发现intel公司的10nm集成度相当于tsmc和三星公司的7nm的集成度。
图3 intel和tsmc的集成电路工艺节点发展示意图
在集成电路设计发展的50年过程中，集成电路主角cpu和存贮器产品的设计水平彰显了技术进步，而工艺生产中光刻技术则反映了芯片的制造能力。其中，集成电路产业链中的eda技术与方法极为重要，它常常推动集成电路设计与制造，通过先进的设计方法，与设计技术和工艺制造紧密配合，有时甚至还会走在ic设计公司的前面，在技术和方法上是一位创新能手和技术先锋。如今，eda的作用与地位越来越得到产业界的肯定。近年来，芯片设计的性能、功耗和面积 （performance， power， area， ppa） 参数不断得到优化和提升。新的三维存贮器技术更加成熟，例如，三维与非闪存（3d nand flash）技术中的64/72层 3d nand flash的量产。芯片制造工艺中光刻技术不断进步与发展，例如，使用i193纳米的浸入式光刻技术将工艺节点延展到20nm， 极紫外（extreme uv， euv）光刻技术将进入5nm工艺以下的实用阶段。还有，各种新工艺方法的建立与创新，例如，两次或多次曝光技术（double pattern technology， dpt， 或multiple pattern technology， mpt）等通过光刻与刻蚀交替（litho-eching，lelele）的方法将20纳米延展到10nm以下；先进封装技术的成功，例如，将3d ic/tsv（through-silicon via）与2.5d ic相结合的sip封装，用于高带宽存贮器（high-bandwidth memory，hbm）等，处处离不开eda技术和方法。
这一时期的eda厂商对芯片设计方法和芯片设计创新技术有了更多的研发投入。尤其是针对完整设计流程，建立了更为科学的方法。包括系统架构设计、ip设计及其协议（protocol）、芯片代码设计与验证、极为复杂的数字电路的设计与集成、混合信号与射频电路的设计与仿真。从系统芯片集成到封装测试的完整技术方法和设计流程，eda技术在产业链中与设计公司的技术并驾齐驱，建立了很多新方法。比如在80年代rtl综合方法；90年代时序驱动设计（timing-driven design， tdd）和形式验证（formal verification， logic equivalence checking， lec）方法；20世纪末层次化（hierarchical）设计方法；21世纪初硬件加速仿真（hardware emulation）方法和高级综合 （high-level synthesis， hls） 方法等。
以2005年发布的itanium cpu为例，这个阶段的集成电路设计含有1亿个（1x108）逻辑门，或者说4亿个（4x108）晶体管。再以2015年ibm的z13存贮控制器芯片设计为例，这个阶段的集成电路设计含有15亿个（1.5x109）逻辑门， 或者说60亿个 （6x109） 晶体管。这一时期的eda方法开始从设计流程发展为设计平台，见图4。大致为：系统设计与验证平台（图4中橙色），包括系统设计、rtl编码与验证，硬件仿真（emulation）；数字集成电路设计与实现平台（图4中梅红色），包括时序约束驱动设计（timing-driven design）、综合布局布线（synthesis place & route）、时钟树综合（clock-tree synthesis）、低功耗设计等；定制集成电路设计平台（图4中浅绿色），包括标准单元库、模拟和射频电路的版图设计；标准单元时序库产生、工艺设计包或锦囊（process design kit， pdk）和物理验证等；封装和pcb设计平台（图4中深蓝色），包括倒装芯片（flip-chip）封装和系统封装（system in package， sip）技术与pcb设计等。图4中每一个平台都包含了多个设计流程（图中未展示），其中，数字电路设计平台涉及面最广、实现起来最为复杂。
图4 eda设计平台示意图
3．集成电路设计与eda的年会dac
五十多年来全球eda的产业发展，eda与ic设计公司的技术交流，设计方法与设计流程的开发与改进，eda产品的展览与发布，往往是通过“设计自动化大会”（design automation conference， dac）来进行的。dac第一次于1964年举行，以eda技术和展览为主题，截至2018年6月，从来不间断地举行了55次会议。dac 2018主题演讲（keynote speech）以物联网（iot）和机器学习话题开场。
dac近几年的议题主要包括：1）电子系统和电子设计自动化；2）电路与系统的eda设计方法；3）嵌入式软件与系统协同设计，如何满足速度、效率、可靠性、保密性与安全等；4）用于汽车电子系统的物联网设计及其对eda方法和工具的总体要求，从而实现降低功耗、完全性、易于组装等；5）ip的开发、验证、集成和管理；6）近年来新添加的人工智能中机器学习所涉及的算法与硬件中的设计自动化；7）电子世界的系统安全，包括软件和硬件的组成、各种平台和供应链的安全，如何用于金融、健康保健、交通运输以及能源。
dac 2018引人注目的一个发言是美国国防先期研究计划局（defense advanced research projects agency， darpa） andreas olofsson先生，他披露了darpa将投入1亿美元的“电子复兴计划” （electronics resurgence initiative， eri）并于7月下旬召开“电子复兴计划”专题峰会。这一计划包括两个eda项目，分别为“电子设备智能设计”（intelligent design of electronic assets，idea）和创建称作“高端开源硬件”（posh open source hardware，posh）的硅模块库。olofsson先生曾经先后在ti公司、adi等公司工作20年，专门从事低功耗处理器和混合信号电路的设计与测试。
marie pistilli 和pasquale （pat） pistilli 最早并一直组织dac会议。 其中，pat因此于2010年获得了eda产业的最高荣誉奖：phil kaufman 奖。为了表彰marie，人们于2016年设立了以她名字命名的“marie r. pistilli妇女工程成就奖”。与dac相关的另外两个会议也很重要，即“亚洲与南太平洋设计自动化会议“（asia and south pacific design automation conference， asp-dac，始于1995年） 、在法国和德国交替举行的“欧洲设计自动化与测试会议”（design automation and test in europe， date，始于1998年）。回顾历届会议，2005年dac会议最大规模时曾经吸引了5500人参加；而同期与dac紧密相关以纯技术为主不含商业展览的“国际计算机辅助设计大会”（international conference on computer-aided design， iccad）参会人数仅仅为其十分之一。
国际会议iccad始于1981年，属于没有商业展览的纯技术会议，今年11月将举行第37届年会。我国半导体行业协会集成电路设计年会（china semiconductor industry association – integrated circuit computer-aided design， csia-iccad） 始于1994年，至2017年也连续举行了23次会议，去年参会者达到1000多人，三家eda厂商是csia-iccad会议的积极参与者，也同时赞助国际工程师设计会议（designcon，第23届年会将于今年7月举行）和国际设计与验证会议（dvcon）等。
4．phil kaufman 奖 --“eda产业的诺贝尔奖”
phil kaufman award 开始于1994年，又称为eda产业的诺贝尔奖（“the nobel prize of the eda industry”）， 该奖项由 esd-alliance 和 “ieee council on eda”共同赞助，授予对电子系统作出杰出贡献的设计师或工程师，并每年在硅谷举行晚宴招待会。phil kaufman在1988年担任quickturn设计系统公司ceo，他本人的最大贡献是开发了硬件仿真（hardware emulation）的验证手段与设备。自1994年首届颁奖以来，该项活动从未间断，仅仅2012年因与dac 的50周年庆祝时间上冲突，从而与2013年合并，截至2017年，共向23位个人颁发了23次奖项
表1 phil kaufman奖（也称为“eda产业的诺贝尔奖”）得主及其关键贡献
细心的读者从表1不难看出，获奖者的技术贡献都与eda方法的各项技术或者活动有关，从系统算法和硬件语言，到电路设计与仿真等，都已经集成于eda平台的各种技术中。得奖人员除了三大eda公司的著名首领之外，其余的学术人员则以加州大学伯克利校区（university of california， berkeley， ucb）的博士和专家居多。这也是为什么人们常说，“圣荷西（san jose）是美国的硅谷，加州大学伯克利校区是eda的发源地”。
5．集成电路设计与eda产业的未来
纵观集成电路产业的发展过程，产业链（图1）中的各个部分在不同时期都会遇到困难。目前，用于人工智能的机器学习芯片广受关注和考验。人们不仅要考核这类芯片是否具有低功耗和高新能的特点，还要对其算力（即每瓦的性能，例如，mops/mw）进行评估。有实验显示，nvidia公司的gpu算力是cpu的3倍，谷歌的tpu算力是cpu的83倍。由于这些处理器和fpga技术在机器学习流行之前就已经存在，因此，现有的各类cpu、gpu以及tpu的处理器架构都不是最优化的、算力最佳的设计。
2017年图灵奖获得者加州大学的david patterson和斯坦福大学的john hennessy 在最近的几个重大会议、包括在dac 2018的演讲中指出，cpu的架构设计历史已经经历了半个世纪，以cisc与risc为主发展至今，到了后pc时代，risc成为主流并拥有99%的市场，而未来新一代架构的发展需求充满了黄金机遇。他们提出了未来系统架构的新方向为区域特定架构（domain-specific architectures， dsas），并建议采用区域特定语言（domain-specific languages， dsls）作为软件和硬件协同开发的方案。
由于ibm当年需要采购大量基于x86的cpu产品， 2001年intel将x86授权于amd公司共同开发生产，从而推动了cpu的产品市场。nvidia和amd公司等开发出gpu，和以cpu和gpu为主的异构系统架构（heterogeneous system architecture， hsa），对今天的以人工智能芯片的架构设计是有了很大的启示。2018年以后将进入7nm~1nm的工艺时代，人工智能中机器学习的发展及其对芯片技术的需求，对系统芯片的架构发展带来了新机会，也给未来应用带来了美好的期望。当前ai芯片技术包括了智能语音、智能家居、智慧安防、智能车载等。在汽车电子和汽车无人驾驶等高可靠性需求的领域，在集成电路设计技术急剧发展的年代，eda公司的产品和平台设计方案又增添了什么？西门子旗下的mentor公司突出提出了板级和芯片设计方案，包括从系统设计到汽车电子的eda设计技术；cadence公司强调集成电路的集成与验证技术，从芯片封装、板级到系统的验证方法；synopsys公司提出了以关注软件的安全和质量、多种ip设计文案（portfolio）和方案，解决未来硬件设计师和软件设计师的技术需求。
人们曾经多次推测eda公司技术发展似乎走到了尽头，遭遇了极大的瓶颈。然而近几年，根据笔者的个人观察，结合芯片制造和cpu架构设计发展趋势，eda公司除了紧密跟随集成电路产业发展需求，同时也在以下几个方面走在了产业的前面，在ip设计中的开发、验证与集成；在汽车电子中的先进驾驶辅助系统（advanced driver-assistance systems， adas）方面的可靠性的技术开发；人工智能芯片技术的开发与支持（软硬件的协同设计、软硬件的架构设计）。目前soc的uvm验证方法得到更多重视和应用；由于有更多混合信号设计加入，先进的混合信号验证方法将会得到重视和应用。在航空航天设计方面，芯片的可靠性设计方法在美国得到系统的研究，由于其机密性，公开报道很少。人们发现，从soc设计到sip封装，技术变得越来越复杂，成本也变得越来越高。darpa在dac 2018的发言，将引领并开发电子复兴计划eri，间接地说明了未来的先进低功耗处理器和混合信号电路的设计与测试以及保障质量的重要性。根据相关资料，darpa的eri所列出的“电子设备智能设计”和“高端开源硬件”两个eda项目将和美国17个州的22个小组合作，包括70多名专业人员和100名研究生参与。其中，学院的研究投入占57%，工业界投入占43%。
当前，人工智能通过机器学习，大数据经过云计算技术发展，使得人们将软件和硬件设计结合起来。面对基于risc架构的设计不能应对复杂的计算时，david patterson和john hennessy建议将软件和硬件设计结合起来。当人们对集成电路的设计和封装技术的复杂度和高成本不能容忍时，darpa提出了将系统软件设计和eda硬件设计结合起来。早在十年前，系统设计公司和eda设计公司也提出了软件与硬件协同设计的方案。今天，软件设计与硬件设计结合的时代真的到来了！
参考文献：
［1］eda， https://en.wikipedia.org/wiki/electronic_design_automation
［2］dac， https://dac.com/
［3］phil kaufman award for distinguished contributions to eda. http://ieee-ceda.org/awards/phil-kaufman-award-distinguished-contributions-eda
［4］陈春章，何乐年，李志群，艾霞 等译，《数字模拟混合信号集成电路设计方法学指导》， 北京：科学出版社，2015 （isbn 978-7-03-041959-0）。
［5］hu， d.y. and chen， c.-z.， 2014， （invited） reliability aspects of advanced ic technologies with esd & anti-radiation capabilities， ecs transactions， 60（1） 1185-90， 2014. （pres. on march 17， cstic 2014， shanghai.）
［6］chen， c.-z. and hu， d.y.， 2017， geometry effect with respect to esd and radiative charged particles in soc. china semicon. tech. int. conf. （cstic， march 12-13， 2017， shanghai.） ieee conf. pub.， http://ieeexplore.ieee.org/document/7919894/
本文作者陈春章博士是集成电路芯片设计与电子设计自动化（eda）专家，英国 st andrews 大学辐射物理学博士。出版专著：《混合信号设计方法学指导》（中文翻译，科学出版社，2015年）；《数字集成电路物理设计》（科学出版社，2008年）；英文集成电路设计文章10多篇，英文辐射物理科学研究专业文章文摘30多篇。
备受期待的NOP+来了
直线模组3D打印技术在电动车上的应用
加大世界级人才储备，海尔智家GEDP全球工程师启动招募
U3842芯片的应用电路
可感测压力的植入物在完成医疗工作后可自我溶解
集成电路产业分类与EDA技术分析
有了AI，婴儿的健康发育将不再有障碍
Molex推为高额定电流设计的Micro-Latch 2.00 毫米线对板连接器
智慧停车场无感支付 浙江麦动科技无感支付全面来袭
芯片市场大反转：存储向上，车用芯片向下
电联共建共享一张5G网 中国移动领跑5G
中国电信高同庆公布5G资费上的收取情况
液态感光防焊与干膜防焊制程
5G助力MBB走向新高度
恒温恒湿培养箱它具备的功能有哪些
单片机怎么学快?快速学单片机方法
区块链的下一代去中心化经济体HNB介绍
嵌入式系统的深度低功耗应用和优化实现的资料说明
华为是不是解决对外出售4G和5G芯片
陀螺仪厂商：深迪半导体（上海）有限公司简介
在当今技术突飞猛进的年代，人们对半导体与集成电路产业分工、历史进程以及未来发展的关注越来越多，对美欧、日韩等国和中国台湾地区在集成电路的技术发展和贡献，对集成电路产业链中的设计、制造、封测、设备和材料的分类及其相互关系（见图1）有了较好认识。
图1 半导体与集成电路产业的相互关系示意图
集成电路设计离不开电子设计自动化（electronic design automation， eda）技术。最早的eda 公司calma于1965年出现，随后eda相关公司此起彼落，其间经过若干次并购与重组，于90年代成立，至今形成了三家eda主要厂商，见图2。mentor公司成立于1981年，最早于1989年进入中国市场。ecad公司成立于1982年、sda公司成立于1983年，其后两家公司合并于1988年，成立了cadence公司，于1992年进入中国市场。synopsys公司成立于1986年，于1995年进入中国市场。
图2 国际三大eda厂商成立时间与进入中国市场时间
在集成电路设计与制造的同一时期，从20世纪70年中期开始至90年代，从eda技术出现发展到多家eda公司，芯片设计自动化方法以“点工具（point tools）”为主，逐渐有了eda设计流程，eda公司成为集成电路产业的重要成员。以1995年发布的pentium pro cpu为例，这个阶段的集成电路设计大约有1.2~2.5万个的逻辑门（5~10万个晶体管），同期的eda方法也比较简单，大致有：前端设计，包括系统设计与rtl编码、验证；后端设计，包括布局、布线、标准单元库版图设计；物理验证，包括设计规则检查（design rules check， drc）、版图与电路检查 （layot versus schematic， lvs）等；封装与pcb设计例如bga等。
集成电路产业链的上游通常以芯片设计和ip设计为主。大约在1995~2005年期间，规模较大的欧美日集成电路公司通常属于整机器件制造商（integrated device manufacturer， idm），以产品市场为目标，除了自己设计与制造之外，还建立了各自的cad部门，并拥有自家的一整套设计流程。例如intel， amd， nec， toshiba， national， fujitsu， st等。随着系统芯片（system-on-chip， soc）年代的到来，芯片中集成更多存贮器、ip和cot（custom-owned tooling）模块时，设计变得更为复杂，时序常常不能收敛。这时，idm公司和更多新成立的无芯片制造厂商（fabless）设计公司加入到集成电路行业大军，人们需要更加完整的eda方案。
2．集成电路技术进步与eda技术平台
从1958年jack kilby发明集成电路（integrated circuit， ic）技术、intel 1970年发布第一款10um工艺1-kbit存贮器（dram ic 1003）、1971年发布第一款4-bit cpu 4004 （10um pmos工艺）以来，存储器与cpu设计发展已经经历了60年的漫长历史。以intel为例，2010年以来，是沿180nm， 130nm， 90nm， 65nm， 45nm， 32nm， 22nm， 14nm， 10nm工艺路线发展的，见图3。以tsmc为例，该公司成立于1987年，其工艺路线从3µm工艺开始，本世纪初左右芯片制造工艺进入180nm，2006年前后进入65nm工艺，2012年进入28nm工艺，2018年10nm芯片开始量产，见图3。需要注意的是，近来人们对单位面积上集成的晶体管数进行计算和比较，发现intel公司的10nm集成度相当于tsmc和三星公司的7nm的集成度。
图3 intel和tsmc的集成电路工艺节点发展示意图
在集成电路设计发展的50年过程中，集成电路主角cpu和存贮器产品的设计水平彰显了技术进步，而工艺生产中光刻技术则反映了芯片的制造能力。其中，集成电路产业链中的eda技术与方法极为重要，它常常推动集成电路设计与制造，通过先进的设计方法，与设计技术和工艺制造紧密配合，有时甚至还会走在ic设计公司的前面，在技术和方法上是一位创新能手和技术先锋。如今，eda的作用与地位越来越得到产业界的肯定。近年来，芯片设计的性能、功耗和面积 （performance， power， area， ppa） 参数不断得到优化和提升。新的三维存贮器技术更加成熟，例如，三维与非闪存（3d nand flash）技术中的64/72层 3d nand flash的量产。芯片制造工艺中光刻技术不断进步与发展，例如，使用i193纳米的浸入式光刻技术将工艺节点延展到20nm， 极紫外（extreme uv， euv）光刻技术将进入5nm工艺以下的实用阶段。还有，各种新工艺方法的建立与创新，例如，两次或多次曝光技术（double pattern technology， dpt， 或multiple pattern technology， mpt）等通过光刻与刻蚀交替（litho-eching，lelele）的方法将20纳米延展到10nm以下；先进封装技术的成功，例如，将3d ic/tsv（through-silicon via）与2.5d ic相结合的sip封装，用于高带宽存贮器（high-bandwidth memory，hbm）等，处处离不开eda技术和方法。
这一时期的eda厂商对芯片设计方法和芯片设计创新技术有了更多的研发投入。尤其是针对完整设计流程，建立了更为科学的方法。包括系统架构设计、ip设计及其协议（protocol）、芯片代码设计与验证、极为复杂的数字电路的设计与集成、混合信号与射频电路的设计与仿真。从系统芯片集成到封装测试的完整技术方法和设计流程，eda技术在产业链中与设计公司的技术并驾齐驱，建立了很多新方法。比如在80年代rtl综合方法；90年代时序驱动设计（timing-driven design， tdd）和形式验证（formal verification， logic equivalence checking， lec）方法；20世纪末层次化（hierarchical）设计方法；21世纪初硬件加速仿真（hardware emulation）方法和高级综合 （high-level synthesis， hls） 方法等。
以2005年发布的itanium cpu为例，这个阶段的集成电路设计含有1亿个（1x108）逻辑门，或者说4亿个（4x108）晶体管。再以2015年ibm的z13存贮控制器芯片设计为例，这个阶段的集成电路设计含有15亿个（1.5x109）逻辑门， 或者说60亿个 （6x109） 晶体管。这一时期的eda方法开始从设计流程发展为设计平台，见图4。大致为：系统设计与验证平台（图4中橙色），包括系统设计、rtl编码与验证，硬件仿真（emulation）；数字集成电路设计与实现平台（图4中梅红色），包括时序约束驱动设计（timing-driven design）、综合布局布线（synthesis place & route）、时钟树综合（clock-tree synthesis）、低功耗设计等；定制集成电路设计平台（图4中浅绿色），包括标准单元库、模拟和射频电路的版图设计；标准单元时序库产生、工艺设计包或锦囊（process design kit， pdk）和物理验证等；封装和pcb设计平台（图4中深蓝色），包括倒装芯片（flip-chip）封装和系统封装（system in package， sip）技术与pcb设计等。图4中每一个平台都包含了多个设计流程（图中未展示），其中，数字电路设计平台涉及面最广、实现起来最为复杂。
图4 eda设计平台示意图
3．集成电路设计与eda的年会dac
五十多年来全球eda的产业发展，eda与ic设计公司的技术交流，设计方法与设计流程的开发与改进，eda产品的展览与发布，往往是通过“设计自动化大会”（design automation conference， dac）来进行的。dac第一次于1964年举行，以eda技术和展览为主题，截至2018年6月，从来不间断地举行了55次会议。dac 2018主题演讲（keynote speech）以物联网（iot）和机器学习话题开场。
dac近几年的议题主要包括：1）电子系统和电子设计自动化；2）电路与系统的eda设计方法；3）嵌入式软件与系统协同设计，如何满足速度、效率、可靠性、保密性与安全等；4）用于汽车电子系统的物联网设计及其对eda方法和工具的总体要求，从而实现降低功耗、完全性、易于组装等；5）ip的开发、验证、集成和管理；6）近年来新添加的人工智能中机器学习所涉及的算法与硬件中的设计自动化；7）电子世界的系统安全，包括软件和硬件的组成、各种平台和供应链的安全，如何用于金融、健康保健、交通运输以及能源。
dac 2018引人注目的一个发言是美国国防先期研究计划局（defense advanced research projects agency， darpa） andreas olofsson先生，他披露了darpa将投入1亿美元的“电子复兴计划” （electronics resurgence initiative， eri）并于7月下旬召开“电子复兴计划”专题峰会。这一计划包括两个eda项目，分别为“电子设备智能设计”（intelligent design of electronic assets，idea）和创建称作“高端开源硬件”（posh open source hardware，posh）的硅模块库。olofsson先生曾经先后在ti公司、adi等公司工作20年，专门从事低功耗处理器和混合信号电路的设计与测试。
marie pistilli 和pasquale （pat） pistilli 最早并一直组织dac会议。 其中，pat因此于2010年获得了eda产业的最高荣誉奖：phil kaufman 奖。为了表彰marie，人们于2016年设立了以她名字命名的“marie r. pistilli妇女工程成就奖”。与dac相关的另外两个会议也很重要，即“亚洲与南太平洋设计自动化会议“（asia and south pacific design automation conference， asp-dac，始于1995年） 、在法国和德国交替举行的“欧洲设计自动化与测试会议”（design automation and test in europe， date，始于1998年）。回顾历届会议，2005年dac会议最大规模时曾经吸引了5500人参加；而同期与dac紧密相关以纯技术为主不含商业展览的“国际计算机辅助设计大会”（international conference on computer-aided design， iccad）参会人数仅仅为其十分之一。
国际会议iccad始于1981年，属于没有商业展览的纯技术会议，今年11月将举行第37届年会。我国半导体行业协会集成电路设计年会（china semiconductor industry association – integrated circuit computer-aided design， csia-iccad） 始于1994年，至2017年也连续举行了23次会议，去年参会者达到1000多人，三家eda厂商是csia-iccad会议的积极参与者，也同时赞助国际工程师设计会议（designcon，第23届年会将于今年7月举行）和国际设计与验证会议（dvcon）等。
4．phil kaufman 奖 --“eda产业的诺贝尔奖”
phil kaufman award 开始于1994年，又称为eda产业的诺贝尔奖（“the nobel prize of the eda industry”）， 该奖项由 esd-alliance 和 “ieee council on eda”共同赞助，授予对电子系统作出杰出贡献的设计师或工程师，并每年在硅谷举行晚宴招待会。phil kaufman在1988年担任quickturn设计系统公司ceo，他本人的最大贡献是开发了硬件仿真（hardware emulation）的验证手段与设备。自1994年首届颁奖以来，该项活动从未间断，仅仅2012年因与dac 的50周年庆祝时间上冲突，从而与2013年合并，截至2017年，共向23位个人颁发了23次奖项
表1 phil kaufman奖（也称为“eda产业的诺贝尔奖”）得主及其关键贡献
细心的读者从表1不难看出，获奖者的技术贡献都与eda方法的各项技术或者活动有关，从系统算法和硬件语言，到电路设计与仿真等，都已经集成于eda平台的各种技术中。得奖人员除了三大eda公司的著名首领之外，其余的学术人员则以加州大学伯克利校区（university of california， berkeley， ucb）的博士和专家居多。这也是为什么人们常说，“圣荷西（san jose）是美国的硅谷，加州大学伯克利校区是eda的发源地”。
5．集成电路设计与eda产业的未来
纵观集成电路产业的发展过程，产业链（图1）中的各个部分在不同时期都会遇到困难。目前，用于人工智能的机器学习芯片广受关注和考验。人们不仅要考核这类芯片是否具有低功耗和高新能的特点，还要对其算力（即每瓦的性能，例如，mops/mw）进行评估。有实验显示，nvidia公司的gpu算力是cpu的3倍，谷歌的tpu算力是cpu的83倍。由于这些处理器和fpga技术在机器学习流行之前就已经存在，因此，现有的各类cpu、gpu以及tpu的处理器架构都不是最优化的、算力最佳的设计。
2017年图灵奖获得者加州大学的david patterson和斯坦福大学的john hennessy 在最近的几个重大会议、包括在dac 2018的演讲中指出，cpu的架构设计历史已经经历了半个世纪，以cisc与risc为主发展至今，到了后pc时代，risc成为主流并拥有99%的市场，而未来新一代架构的发展需求充满了黄金机遇。他们提出了未来系统架构的新方向为区域特定架构（domain-specific architectures， dsas），并建议采用区域特定语言（domain-specific languages， dsls）作为软件和硬件协同开发的方案。
由于ibm当年需要采购大量基于x86的cpu产品， 2001年intel将x86授权于amd公司共同开发生产，从而推动了cpu的产品市场。nvidia和amd公司等开发出gpu，和以cpu和gpu为主的异构系统架构（heterogeneous system architecture， hsa），对今天的以人工智能芯片的架构设计是有了很大的启示。2018年以后将进入7nm~1nm的工艺时代，人工智能中机器学习的发展及其对芯片技术的需求，对系统芯片的架构发展带来了新机会，也给未来应用带来了美好的期望。当前ai芯片技术包括了智能语音、智能家居、智慧安防、智能车载等。在汽车电子和汽车无人驾驶等高可靠性需求的领域，在集成电路设计技术急剧发展的年代，eda公司的产品和平台设计方案又增添了什么？西门子旗下的mentor公司突出提出了板级和芯片设计方案，包括从系统设计到汽车电子的eda设计技术；cadence公司强调集成电路的集成与验证技术，从芯片封装、板级到系统的验证方法；synopsys公司提出了以关注软件的安全和质量、多种ip设计文案（portfolio）和方案，解决未来硬件设计师和软件设计师的技术需求。
人们曾经多次推测eda公司技术发展似乎走到了尽头，遭遇了极大的瓶颈。然而近几年，根据笔者的个人观察，结合芯片制造和cpu架构设计发展趋势，eda公司除了紧密跟随集成电路产业发展需求，同时也在以下几个方面走在了产业的前面，在ip设计中的开发、验证与集成；在汽车电子中的先进驾驶辅助系统（advanced driver-assistance systems， adas）方面的可靠性的技术开发；人工智能芯片技术的开发与支持（软硬件的协同设计、软硬件的架构设计）。目前soc的uvm验证方法得到更多重视和应用；由于有更多混合信号设计加入，先进的混合信号验证方法将会得到重视和应用。在航空航天设计方面，芯片的可靠性设计方法在美国得到系统的研究，由于其机密性，公开报道很少。人们发现，从soc设计到sip封装，技术变得越来越复杂，成本也变得越来越高。darpa在dac 2018的发言，将引领并开发电子复兴计划eri，间接地说明了未来的先进低功耗处理器和混合信号电路的设计与测试以及保障质量的重要性。根据相关资料，darpa的eri所列出的“电子设备智能设计”和“高端开源硬件”两个eda项目将和美国17个州的22个小组合作，包括70多名专业人员和100名研究生参与。其中，学院的研究投入占57%，工业界投入占43%。
当前，人工智能通过机器学习，大数据经过云计算技术发展，使得人们将软件和硬件设计结合起来。面对基于risc架构的设计不能应对复杂的计算时，david patterson和john hennessy建议将软件和硬件设计结合起来。当人们对集成电路的设计和封装技术的复杂度和高成本不能容忍时，darpa提出了将系统软件设计和eda硬件设计结合起来。早在十年前，系统设计公司和eda设计公司也提出了软件与硬件协同设计的方案。今天，软件设计与硬件设计结合的时代真的到来了！
参考文献：
［1］eda， https://en.wikipedia.org/wiki/electronic_design_automation
［2］dac， https://dac.com/
［3］phil kaufman award for distinguished contributions to eda. http://ieee-ceda.org/awards/phil-kaufman-award-distinguished-contributions-eda
［4］陈春章，何乐年，李志群，艾霞 等译，《数字模拟混合信号集成电路设计方法学指导》， 北京：科学出版社，2015 （isbn 978-7-03-041959-0）。
［5］hu， d.y. and chen， c.-z.， 2014， （invited） reliability aspects of advanced ic technologies with esd & anti-radiation capabilities， ecs transactions， 60（1） 1185-90， 2014. （pres. on march 17， cstic 2014， shanghai.）
［6］chen， c.-z. and hu， d.y.， 2017， geometry effect with respect to esd and radiative charged particles in soc. china semicon. tech. int. conf. （cstic， march 12-13， 2017， shanghai.） ieee conf. pub.， http://ieeexplore.ieee.org/document/7919894/
本文作者陈春章博士是集成电路芯片设计与电子设计自动化（eda）专家，英国 st andrews 大学辐射物理学博士。出版专著：《混合信号设计方法学指导》（中文翻译，科学出版社，2015年）；《数字集成电路物理设计》（科学出版社，2008年）；英文集成电路设计文章10多篇，英文辐射物理科学研究专业文章文摘30多篇。
备受期待的NOP+来了
直线模组3D打印技术在电动车上的应用
加大世界级人才储备，海尔智家GEDP全球工程师启动招募
U3842芯片的应用电路
可感测压力的植入物在完成医疗工作后可自我溶解
集成电路产业分类与EDA技术分析
有了AI，婴儿的健康发育将不再有障碍
Molex推为高额定电流设计的Micro-Latch 2.00 毫米线对板连接器
智慧停车场无感支付 浙江麦动科技无感支付全面来袭
芯片市场大反转：存储向上，车用芯片向下
电联共建共享一张5G网 中国移动领跑5G
中国电信高同庆公布5G资费上的收取情况
液态感光防焊与干膜防焊制程
5G助力MBB走向新高度
恒温恒湿培养箱它具备的功能有哪些
单片机怎么学快?快速学单片机方法
区块链的下一代去中心化经济体HNB介绍
嵌入式系统的深度低功耗应用和优化实现的资料说明
华为是不是解决对外出售4G和5G芯片
陀螺仪厂商：深迪半导体（上海）有限公司简介