过零比较和相位比较电路原理图

过零比较和锁相环相位比较器电路原理图如图
现在常使用集成电路的锁相环cd4046，是通用的cmos锁相环集成电路，其特点是电源电压范围宽（为3v－18v），输入阻抗高(约100mω)，动态功耗小，在中心频率f0为10khz下功耗仅为600μw，属微功耗器件。下图是cd4046的引脚排列，采用 16 脚双列直插式，各引脚功能如图2.12所示。
1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。2脚相位比较器ⅰ的输出端。3脚比较信号输入端。13脚相位比较器ⅱ的输出端。14脚信号输入端。对相位比较器ⅱ而言，当14脚的输入信号比3脚的比较信号频率低时，输出为逻辑“0”；反之则输出逻辑“1”。如果两信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器ⅱ输出的为正脉冲，当相位超前时则输出为负脉冲。在这两种情况下，从1脚都有与上述正、负脉冲宽度相同的负脉冲产生。从相位比较器ⅱ输出的正、负脉冲的宽度均等于两个输入脉冲上升沿之间的相位差。而当两个输入脉冲的频率和相位均相同时，相位比较器ⅱ的输出为高阻态，则1脚输出高电平。上述波形如图2.13所示。由此可见，从1脚输出信号是负脉冲还是固定高电平就可以判断两个输入信号的情况了。
图2.13 比较器输出波形图