以FPGA芯片为载体设计一个多功能信号发生器
信号发生器又称为波形发生器， 是一种常用的信号源，广泛应用于电子电路、通信、控制和教学实验等领域。它是科研及工程实践中最重要的仪器之一， 以往多用硬件组成，系统结构比较复杂，可维护性和可操作性不佳。随着计算机技术的发展，信号发生器的设计制作越来越多的是用计算机技术，种类繁多，价格、性能差异很大。用fpga 或cpld 来实现，它的优点是可以进行功能仿真，而且fpga 和cpld 的片内资源丰富，设计的流程简单。用fpga 所构成的系统来产生波形信号，这个系统既能和主机系统相连，用相应的上层软件展示波形信号， 又方便程序的编写， 而且还有a/d0809接口可以产生模拟信号的输出和外面的示波器相连。
1 正弦信号发生器的lpm 定制
正弦信号发生器由计数器或地址发生器（6 位）、正弦信号数据rom （6 位地址线，8 位数据线， 含有64 个8 位数据， 一个周期）、原理图顶层设计和8 位d/a （ 实验中用dac0832 代替）。
其框图如图1 所示。其中信号产生模块将产生所需的各种信号，这些信号的产生可以有多种方式，如用计数器直接产生信号输出，或者用计数器产生存储器的地址，在存储器中存放信号输出的数据。信号发生器的控制模块可以用数据选择器实现， 用8 选1 数据选择器实现对5 种信号的选择。
图1 信号发生器结构框图
最后将波形数据送入d/a 转换器，将数字信号转换为模拟信号输出。用示波器测试d/a 转换器的输出，可以观测到5 种信号的输出。
1.1 定制初始化数据文件
quartusii 能接受的lpm_rom 模块中的初始化数据文件的格式有两种：。mif 格式文件和。hex 格式文件。实际应用中只要使用其中一种格式的文件即可。下面采用。mif 格式文件，调出产生rom 数据文件大小的选择窗。根据64 点8 位正弦数据的情况，可选rom 的数据数number 为64，数据宽word size 取8 位。单击ok 按钮，将出现图2 所示的空的。mif数据表格，表格中的数据格式可通过鼠标右键单击窗口边缘的地址数据弹出的窗口选择。
图2 .mif 数据表格
将波形数据填入mif 文件表中也可以使用quartusii 以外的编辑器设计mif 文件，其格式如下：
#include
#include math.h
main（）
{int i；float s；
for （i=0；i sin_ rom. mif；
1.2 定制lpm 元件
打开mega wizard plug_in manager 初始对话框， 选择create a new custom… 项。单击next 按钮后，选择storage 项下的lpm_rom， 再选择acex1k 器件和vhdl 语言方式；最后输入rom 文件存放的路径和文件名：f:\sing_gnt\data_rom （定制的rom 元件文件名），单击next 按钮，选择rom 控制线、地址线和数据线。这里选择地址线位宽和rom 中数据数分别为6 和64； 选择地址锁存控制信号inclock。
对于地址信号发生器的设计。方法一：用vhdl 语言设计6 位计数器，产生其元件符号；方法二：仍采用lpm 定制的方法。
1.3 完成顶层设计
按图3 画出顶层原理图，然后进行编译，波形仿真如图4所示。
图3 简易正弦信号发生器顶层电路设计
图4 当前工程仿真波形输出
对当前设计通过执行quartus ii 的命令create ∠ update/ create symbol files for current file，可以为设计电路建立一个元件符号，以便被顶层设计多功能信号发生器所调用。
2 其他信号部分原程序
其他各信号发生器可参照正弦信号发生器的设计方法设计或直接采用vhdl 硬件描述语言进行设计。
library ieee；--递增锯齿波的设计
use ieee.std logic 1164.all；
use ieee.std logic unsigned.all；
entity signal2 is --递增锯齿波signal1
port（clk，reset：in std_logic；--复位信号reset， 时钟信号clk
q：out std_logic_vector （7 downto 0））；--输出信号q
end signal2；
architecture b of signal2 is
begin
process（clk，reset）
variable tmp：std_logic_vector（7 downto 0）；
begin
if reset='0' then
tmp：=00000000；
elsit rising_ege（clk）then
if tmp=11111111then
tmp：=00000000；
else
tmp：=tmp+1； --递增信号的变化
end if；
end if；
q<=tmp：
end process；
end b；
library ieee；--方波的设计
use ieee.std_logic_1164.all；
use ieee.std_logic_unsigned.all；
entity signal5 is --方波signal5
port（clk，reset：in std_logic； --复位信号reset，时钟信号clk
q：out std_logic_vector （7 downto 0））； --输出信号q，8 位数字信号
end signal5；
architeecture a of signal5 is
signal； a：std_logic；
begin
process（clk，reset）
yariable tmp：std_logic_vector（7 downto 0）；
beqin
if reset='0' then
a<='0'；
elsif rising_edge（clk）then
if tmp=11111111 then
tmp：=00000000；
else
tmp：=tmp+1；
end if；
if tmp<=10000000 then
a<='1'；
else
a<='0'；
end if；
end if；
end process；
process（clk，a）
begin
if rising_edge（clk）then
if a='1' then
q<=11111111；
else
q<=00000000；
end if；
end if；
end process；
end a；
3 顶层电路的设计
将上述6 个模块生成符号，供顶层电路调用。这些模块分别是：递减锯齿波信号产生模块signall、递增锯齿波信号产生模块signal2、三角波信号产生模块signal3、阶梯波信号产生模块signal4、方波信号产生模块signal5 和数据选择器mux51。顶层电路的连接如图5 所示。
图5 信号发生器顶层电路
4 d/a 转换器的连接
选择一个d/a 转换器，将数据选择器的输出与d/a 转换器的输入端连接。d/a 转换器的可选范围很宽，这里以常用的dac0832 为例。dac0832 的连接电路如图6 所示。
图6 dac0832 的连接电路
5 实现与测试
信号发生器顶层电路的仿真波形如图7 所示，这里只就输入选择信号等于5 时的情况进行仿真，此时输出波形是方波，输出的数字信号为周期性的全0 或全1。
图7 信号发生器顶层电路的仿真波形
信号发生器的底层电路模块也可以分别进行仿真，例如对阶梯波信号产生模块signal4 进行仿真，仿真波形如图8 所示，输出的数字信号为阶梯状变化。
图8 阶梯波信号产生模块signal4 的仿真波形
6 结束语
硬件电路设计主要是设计相关模块的设计思想的可视化，是相关模块的电路图的汇总和其相关仿真波形的集锦，该部分条理清晰，思路明确，从中我们可以清晰地看到该设计方案的具体模块和整个设计的原理结构实图；程序设计这一部分主要阐述该设计的设计方法与设计思想，进一步从软件设计上揭示设计构思，主要包含了整个设计所用到的模块的硬件描述语言的设计， 本文设计思路清晰，通过quartusii 软件进行波形仿真成功，特别是正弦信号发生器的lpm 定制对于编程不是特别强的人员提供另一种途径来实现，加深理解eda 的层次设计思想，很好的把握住了教学的改革方向，更好的锻炼了学生理论联系实践的能力。
运放电路之反相放大器
基于飞思卡尔MCU的血糖监测仪应用
最终榜上有名的十个公式，你都知道吗？
linux系统如何登录到远程linux服务器
“小鹏G3上市发布会”在广州亚运城综合体育馆举办
以FPGA芯片为载体设计一个多功能信号发生器
台积电将统治全球的5nm产业链?
倒顺开关的首要参数有哪些
离岸石油和天然气平台释放的甲烷量在持续增加
负电压是怎么产生的？如何从正电压电源获得负电压？
深圳海芝通是定制锂电池组和定制户外家用储能电源为主
英飞特助力“冰玉环”景观照明项目
电池均衡维护仪可在那些领域使用?-深圳海瑞思
全球首个“5G + 五星购物中心”惊艳亮相
西人马重磅发布自研电荷信号调理芯片CU0102B！
Protel 层次图的创建
5nm 112Gbps最新一代SerDes IP时钟设计详解
调制基准信号可搜索到相位检测的最大值
云游戏险成过去式 5G让云电脑又成玩家新宠
安徽2020年5G基站超额完成建设任务
1 正弦信号发生器的lpm 定制
正弦信号发生器由计数器或地址发生器（6 位）、正弦信号数据rom （6 位地址线，8 位数据线， 含有64 个8 位数据， 一个周期）、原理图顶层设计和8 位d/a （ 实验中用dac0832 代替）。
其框图如图1 所示。其中信号产生模块将产生所需的各种信号，这些信号的产生可以有多种方式，如用计数器直接产生信号输出，或者用计数器产生存储器的地址，在存储器中存放信号输出的数据。信号发生器的控制模块可以用数据选择器实现， 用8 选1 数据选择器实现对5 种信号的选择。
图1 信号发生器结构框图
最后将波形数据送入d/a 转换器，将数字信号转换为模拟信号输出。用示波器测试d/a 转换器的输出，可以观测到5 种信号的输出。
1.1 定制初始化数据文件
quartusii 能接受的lpm_rom 模块中的初始化数据文件的格式有两种：。mif 格式文件和。hex 格式文件。实际应用中只要使用其中一种格式的文件即可。下面采用。mif 格式文件，调出产生rom 数据文件大小的选择窗。根据64 点8 位正弦数据的情况，可选rom 的数据数number 为64，数据宽word size 取8 位。单击ok 按钮，将出现图2 所示的空的。mif数据表格，表格中的数据格式可通过鼠标右键单击窗口边缘的地址数据弹出的窗口选择。
图2 .mif 数据表格
将波形数据填入mif 文件表中也可以使用quartusii 以外的编辑器设计mif 文件，其格式如下：
#include
#include math.h
main（）
{int i；float s；
for （i=0；i sin_ rom. mif；
1.2 定制lpm 元件
打开mega wizard plug_in manager 初始对话框， 选择create a new custom… 项。单击next 按钮后，选择storage 项下的lpm_rom， 再选择acex1k 器件和vhdl 语言方式；最后输入rom 文件存放的路径和文件名：f:\sing_gnt\data_rom （定制的rom 元件文件名），单击next 按钮，选择rom 控制线、地址线和数据线。这里选择地址线位宽和rom 中数据数分别为6 和64； 选择地址锁存控制信号inclock。
对于地址信号发生器的设计。方法一：用vhdl 语言设计6 位计数器，产生其元件符号；方法二：仍采用lpm 定制的方法。
1.3 完成顶层设计
按图3 画出顶层原理图，然后进行编译，波形仿真如图4所示。
图3 简易正弦信号发生器顶层电路设计
图4 当前工程仿真波形输出
对当前设计通过执行quartus ii 的命令create ∠ update/ create symbol files for current file，可以为设计电路建立一个元件符号，以便被顶层设计多功能信号发生器所调用。
2 其他信号部分原程序
其他各信号发生器可参照正弦信号发生器的设计方法设计或直接采用vhdl 硬件描述语言进行设计。
library ieee；--递增锯齿波的设计
use ieee.std logic 1164.all；
use ieee.std logic unsigned.all；
entity signal2 is --递增锯齿波signal1
port（clk，reset：in std_logic；--复位信号reset， 时钟信号clk
q：out std_logic_vector （7 downto 0））；--输出信号q
end signal2；
architecture b of signal2 is
begin
process（clk，reset）
variable tmp：std_logic_vector（7 downto 0）；
begin
if reset='0' then
tmp：=00000000；
elsit rising_ege（clk）then
if tmp=11111111then
tmp：=00000000；
else
tmp：=tmp+1； --递增信号的变化
end if；
end if；
q<=tmp：
end process；
end b；
library ieee；--方波的设计
use ieee.std_logic_1164.all；
use ieee.std_logic_unsigned.all；
entity signal5 is --方波signal5
port（clk，reset：in std_logic； --复位信号reset，时钟信号clk
q：out std_logic_vector （7 downto 0））； --输出信号q，8 位数字信号
end signal5；
architeecture a of signal5 is
signal； a：std_logic；
begin
process（clk，reset）
yariable tmp：std_logic_vector（7 downto 0）；
beqin
if reset='0' then
a<='0'；
elsif rising_edge（clk）then
if tmp=11111111 then
tmp：=00000000；
else
tmp：=tmp+1；
end if；
if tmp<=10000000 then
a<='1'；
else
a<='0'；
end if；
end if；
end process；
process（clk，a）
begin
if rising_edge（clk）then
if a='1' then
q<=11111111；
else
q<=00000000；
end if；
end if；
end process；
end a；
3 顶层电路的设计
将上述6 个模块生成符号，供顶层电路调用。这些模块分别是：递减锯齿波信号产生模块signall、递增锯齿波信号产生模块signal2、三角波信号产生模块signal3、阶梯波信号产生模块signal4、方波信号产生模块signal5 和数据选择器mux51。顶层电路的连接如图5 所示。
图5 信号发生器顶层电路
4 d/a 转换器的连接
选择一个d/a 转换器，将数据选择器的输出与d/a 转换器的输入端连接。d/a 转换器的可选范围很宽，这里以常用的dac0832 为例。dac0832 的连接电路如图6 所示。
图6 dac0832 的连接电路
5 实现与测试
信号发生器顶层电路的仿真波形如图7 所示，这里只就输入选择信号等于5 时的情况进行仿真，此时输出波形是方波，输出的数字信号为周期性的全0 或全1。
图7 信号发生器顶层电路的仿真波形
信号发生器的底层电路模块也可以分别进行仿真，例如对阶梯波信号产生模块signal4 进行仿真，仿真波形如图8 所示，输出的数字信号为阶梯状变化。
图8 阶梯波信号产生模块signal4 的仿真波形
6 结束语
硬件电路设计主要是设计相关模块的设计思想的可视化，是相关模块的电路图的汇总和其相关仿真波形的集锦，该部分条理清晰，思路明确，从中我们可以清晰地看到该设计方案的具体模块和整个设计的原理结构实图；程序设计这一部分主要阐述该设计的设计方法与设计思想，进一步从软件设计上揭示设计构思，主要包含了整个设计所用到的模块的硬件描述语言的设计， 本文设计思路清晰，通过quartusii 软件进行波形仿真成功，特别是正弦信号发生器的lpm 定制对于编程不是特别强的人员提供另一种途径来实现，加深理解eda 的层次设计思想，很好的把握住了教学的改革方向，更好的锻炼了学生理论联系实践的能力。
运放电路之反相放大器
基于飞思卡尔MCU的血糖监测仪应用
最终榜上有名的十个公式，你都知道吗？
linux系统如何登录到远程linux服务器
“小鹏G3上市发布会”在广州亚运城综合体育馆举办
以FPGA芯片为载体设计一个多功能信号发生器
台积电将统治全球的5nm产业链?
倒顺开关的首要参数有哪些
离岸石油和天然气平台释放的甲烷量在持续增加
负电压是怎么产生的？如何从正电压电源获得负电压？
深圳海芝通是定制锂电池组和定制户外家用储能电源为主
英飞特助力“冰玉环”景观照明项目
电池均衡维护仪可在那些领域使用?-深圳海瑞思
全球首个“5G + 五星购物中心”惊艳亮相
西人马重磅发布自研电荷信号调理芯片CU0102B！
Protel 层次图的创建
5nm 112Gbps最新一代SerDes IP时钟设计详解
调制基准信号可搜索到相位检测的最大值
云游戏险成过去式 5G让云电脑又成玩家新宠
安徽2020年5G基站超额完成建设任务