5nm 112Gbps最新一代SerDes IP时钟设计详解
各种终端应用对更快数据速率的持续需求促使开发了最新一代的 serdes 硬件，目前的速率已达到 112gbps。例如，数据中心架构中的网络交换机开始利用这些新的 112gbps 实施（51.2tbps 和 512 个通道）提供 51t 的吞吐量。
112gbps serdes设计将根据应用情况在各种配置中被采用。下图展示了长距离(lr)、中距离(mr)、极短距离(vsr)和超短距离(xsr)拓扑，其中112g信令路径在每个拓扑中都突出显示。
这些配置的插入损耗、每比特功率和误码率(ber)要求变化很大——serdes设计满足所有这些使用情况的约束是相当大的。 然而，高速 serdes ip 的设计还有另一个考虑因素——即需要在与这些标准相关的数据速率范围内支持多种通信协议。换句话说，网络架构师需要灵活地对交换机进行编程，以支持协议内的传统数据速率，并支持最新一代的系统。下图提供了通用高速 serdes 支持的多种协议和数据速率的示例：
因此，协议的每个通道都必须具有独立的速率可编程性和单独的速度设置。 在最近的 vlsi 技术和电路研讨会上，来自 cadence design systems 高速 serdes 设计团队的 aida varzaghani 对 cadence 的 112gbps 设计进行了详尽的描述，该设计最近采用 5nm 技术节点制造。本文将仅重点介绍 aida 演示的一部分，以说明集成到serdes ip的独特时钟设计，以获得最广泛的适用性。cadence的 112g serdes 的一般架构如下图所示:
基本的宏设计是一组四通道的嵌入式全局时钟生成生单元。（可以将其他通道添加到宏中。）下图提供了一个独特的协议数据速率（和信号调制）示例，可以为共享全局时钟分布的各个通道进行编程。
如下图所示，全局 pll 将三个（单端）时钟分配给相邻的 tx/rx 通道。图中的表格说明了全局 pll 内部压控振荡器 (vco) 频率的示例，以及输出到通道的“全局分频器”的时钟。还显示了通道 pll 的 vco 频率和最终通道时钟频率。
请注意，每个通道中都集成了一个 tx pll 和一个 rx pll。tx 通道 pll 合成目标频率（以 1/4 的数据速率，如稍后所述）。专用 rx pll 用于从输入的 serdes 数据中恢复/跟踪时钟。通道 tx/rx pll 的时钟输入电路如下图所示:
来自全局 pll 分频器通道的三个输入时钟通过三个驱动器多路复用到通道 pll，并具有可编程的三态使能。（一个缓冲器将时钟发送到下一个通道。）每个驱动器都由一个独特的ldo供电。这种配置降低了通道 pll 时钟输入中电源噪声引起的抖动。tx 和 rx pll 是相同的，如下所示:
每个 pll 中的 ring vco 提供四个与基频相移（正交）的时钟，它定义了数据速率传输的单位间隔，如下图所示:
低数据速率是通过数字位填充实现的。aida 还详细介绍了连续校正占空比和最小化（正交）时钟的到达偏差以减少输出抖动的方法。 rx 时钟数据恢复功能由相位内插器支持，该内插器将 rx 时钟相位调整到反馈分频器和输入相位频率检测器。内插器中的各个相位边沿是从振荡器内的相移信号中提取的，如上所示。5nm 工艺节点中的 ip 测试裸片和用于表征电路的环回测试配置如下所示:
下图显示了环回测试的 rx 特性——特别是不同数据速率下的每比特功率和 ber。
总结最新一代高速 serdes ip 的设计需要提供最大的灵活性，能够支持不同的协议标准和广泛的数据速率。每通道可编程性是网络架构师的一个重要特性。 在最近的 vlsi 技术和电路研讨会上，cadence serdes 团队最近着重介绍了他们的 112g ip 宏方法，特别是独特的全局和 tx/rx 通道时钟架构，以支持这些不同的协议和数据速率要求。
英飞特助力“冰玉环”景观照明项目
电池均衡维护仪可在那些领域使用?-深圳海瑞思
全球首个“5G + 五星购物中心”惊艳亮相
西人马重磅发布自研电荷信号调理芯片CU0102B！
Protel 层次图的创建
5nm 112Gbps最新一代SerDes IP时钟设计详解
调制基准信号可搜索到相位检测的最大值
云游戏险成过去式 5G让云电脑又成玩家新宠
安徽2020年5G基站超额完成建设任务
瑞萨电子推出支持智能电表国际标准（DLMS）的RL78/I1C系列微控制器
Linux内核常用的几种镜像文件
德国利用3D打印建造居民楼
RS-LB-210油烟监测仪
光纤传输的基础知识
晶科能源获授“ISSB国际可持续披露准则先学伙伴”证书
机械两键带定时带加热灭蚊灯方案
天玑上场 联发科角逐全球5G市场
中国希望在快速成长的AMOLED领域成为重要角色
管道风速传感器的原理解析
奥乐科技推出云端键盘加密芯片OK100
112gbps serdes设计将根据应用情况在各种配置中被采用。下图展示了长距离(lr)、中距离(mr)、极短距离(vsr)和超短距离(xsr)拓扑，其中112g信令路径在每个拓扑中都突出显示。
这些配置的插入损耗、每比特功率和误码率(ber)要求变化很大——serdes设计满足所有这些使用情况的约束是相当大的。 然而，高速 serdes ip 的设计还有另一个考虑因素——即需要在与这些标准相关的数据速率范围内支持多种通信协议。换句话说，网络架构师需要灵活地对交换机进行编程，以支持协议内的传统数据速率，并支持最新一代的系统。下图提供了通用高速 serdes 支持的多种协议和数据速率的示例：
因此，协议的每个通道都必须具有独立的速率可编程性和单独的速度设置。 在最近的 vlsi 技术和电路研讨会上，来自 cadence design systems 高速 serdes 设计团队的 aida varzaghani 对 cadence 的 112gbps 设计进行了详尽的描述，该设计最近采用 5nm 技术节点制造。本文将仅重点介绍 aida 演示的一部分，以说明集成到serdes ip的独特时钟设计，以获得最广泛的适用性。cadence的 112g serdes 的一般架构如下图所示:
基本的宏设计是一组四通道的嵌入式全局时钟生成生单元。（可以将其他通道添加到宏中。）下图提供了一个独特的协议数据速率（和信号调制）示例，可以为共享全局时钟分布的各个通道进行编程。
如下图所示，全局 pll 将三个（单端）时钟分配给相邻的 tx/rx 通道。图中的表格说明了全局 pll 内部压控振荡器 (vco) 频率的示例，以及输出到通道的“全局分频器”的时钟。还显示了通道 pll 的 vco 频率和最终通道时钟频率。
请注意，每个通道中都集成了一个 tx pll 和一个 rx pll。tx 通道 pll 合成目标频率（以 1/4 的数据速率，如稍后所述）。专用 rx pll 用于从输入的 serdes 数据中恢复/跟踪时钟。通道 tx/rx pll 的时钟输入电路如下图所示:
来自全局 pll 分频器通道的三个输入时钟通过三个驱动器多路复用到通道 pll，并具有可编程的三态使能。（一个缓冲器将时钟发送到下一个通道。）每个驱动器都由一个独特的ldo供电。这种配置降低了通道 pll 时钟输入中电源噪声引起的抖动。tx 和 rx pll 是相同的，如下所示:
每个 pll 中的 ring vco 提供四个与基频相移（正交）的时钟，它定义了数据速率传输的单位间隔，如下图所示:
低数据速率是通过数字位填充实现的。aida 还详细介绍了连续校正占空比和最小化（正交）时钟的到达偏差以减少输出抖动的方法。 rx 时钟数据恢复功能由相位内插器支持，该内插器将 rx 时钟相位调整到反馈分频器和输入相位频率检测器。内插器中的各个相位边沿是从振荡器内的相移信号中提取的，如上所示。5nm 工艺节点中的 ip 测试裸片和用于表征电路的环回测试配置如下所示:
下图显示了环回测试的 rx 特性——特别是不同数据速率下的每比特功率和 ber。
总结最新一代高速 serdes ip 的设计需要提供最大的灵活性，能够支持不同的协议标准和广泛的数据速率。每通道可编程性是网络架构师的一个重要特性。 在最近的 vlsi 技术和电路研讨会上，cadence serdes 团队最近着重介绍了他们的 112g ip 宏方法，特别是独特的全局和 tx/rx 通道时钟架构，以支持这些不同的协议和数据速率要求。
英飞特助力“冰玉环”景观照明项目
电池均衡维护仪可在那些领域使用?-深圳海瑞思
全球首个“5G + 五星购物中心”惊艳亮相
西人马重磅发布自研电荷信号调理芯片CU0102B！
Protel 层次图的创建
5nm 112Gbps最新一代SerDes IP时钟设计详解
调制基准信号可搜索到相位检测的最大值
云游戏险成过去式 5G让云电脑又成玩家新宠
安徽2020年5G基站超额完成建设任务
瑞萨电子推出支持智能电表国际标准（DLMS）的RL78/I1C系列微控制器
Linux内核常用的几种镜像文件
德国利用3D打印建造居民楼
RS-LB-210油烟监测仪
光纤传输的基础知识
晶科能源获授“ISSB国际可持续披露准则先学伙伴”证书
机械两键带定时带加热灭蚊灯方案
天玑上场 联发科角逐全球5G市场
中国希望在快速成长的AMOLED领域成为重要角色
管道风速传感器的原理解析
奥乐科技推出云端键盘加密芯片OK100