全加器真值表和半加器真值表详细分析

半加器、全加器是组合电路中的基本元器件,也是cpu中处理加法运算的核心,理解、掌握并熟练应用是硬件课程的最基本要求。本文简单介绍半加器、全加器,重点对如何构造高效率的加法器进行分析。
半加器和全加器 所谓半加器,是指对两位二进制数实施加法操作的元器件。其真值表、电路图和逻辑符号分别如下图所示:
根据真值表,其输入输出之间的对应关系为:
从半加器的真值表、电路图可以看出,半加器只能对单个二进制数进行加法操作,只有两个输入,无法接受低位的进位,因此称为半加器。
对此,全加器则解决了这个问题,全加器有三个输入(包括来自低位的进位),两个输出,其对应的真值表、电路图和逻辑符号如下所示:
加法器的构造 有了全加器,构造加法器就非常容易了,假设有a3a2a1a0和b3b2b1b0,利用全加器构造a3a2a1a0+b3b2b1b0的串行进位加法器电路图如下图所示:
图中的c-1=0,因为已是最低位,没有进位。这种串联方法只是完成了基本功能,从效率上则完全不可行。
那如何做呢?其实方法挺简单的,只需要把ci和参与运算的两个4位二进制数之间的关系梳理清楚就行了。直接用代入法展开得:
在这个关系式里,直接列出了4位二进制加法的最终进位,不用等待低位计算完了,再计算高位,而是直接进行计算,最终得到的超前进位加法器电路图如下所示:
假设超前进位加法器中的每个门时延是t,对于4位加法,最多经过4t的时延,而且,即使增加更多的位数,其时延也是4t。
对比串行进位加法器和超前进位加法器,前者线路简单,时延与参与计算的二进制串长度成正比,而后者则是线路复杂,时延是固定值。通常,对于32的二进制串,可以对其进行分组,每8位一组,组内加法用超前进位加法器,组间进位则用串行进位。采用这种折中方法,既保证了效率,又降低了内部线路复杂度。

基于STM32单片机的人流量监测系统设计
关于STMicroelectronics 低电压 STSPIN 电机驱动器性能分析和应用
工业现场0-10V输出电路分析
JBL推出首款采用杜比全景声技术环绕版条形音箱 全新无线款JBL BAR 9.1
在EM系列储能网关中玩转4G模块
全加器真值表和半加器真值表详细分析
汽车、工业和测绘应用的3D LiDAR解决方案
国产手机过于追求手机设计,忽视了消费者的“消费转变”
SoC设计的可扩展验证解决方案
TP-Link Wi-Fi 6 Mesh路由器闪耀亮相 数据传输速度将变得更快
新一代高效率移动电源设计
理光FT4015复印机的代码维护
哪个无线充电器适合苹果手机,适合苹果的无线充电器
泛在网感知延伸层的关键技术及IPv6技术在其中的应用及现状分析
基于5G网关的风力发电远程监测方案优势
iPhone8什么时候上市:iPhone8外观确定渲染图曝光!iPhone8参数、硬件、网络、摄像头都知道
基于Select/Poll实现并发服务器(一)
PCB板中的继电器如何选择?需要考虑哪些因素?
什么是强制gpu渲染_强制渲染gpu有什么用
LizMotors边缘计算设备可持续监控驾驶员和乘客