Arm、Xilinx、Cadence和台积公司共同宣布首款采用7 nm工艺的CCIX测试芯片

全球首发 arm、赛灵思、cadence和台积公司日前宣布一项合作，将共同构建首款基于台积 7 纳米 finfet 工艺的支持芯片间缓存一致性（ccix）的加速器测试芯片，并计划在 2018 年交付。这一测试芯片旨在从硅芯片层面证明 ccix 能够支持多核高性能 arm cpu 和 fpga 加速器实现一致性互联。
关于ccix 出于功耗及空间方面的考虑，在数据中心内对应用进行加速的需求日益增长，诸如大数据分析、搜索、机器学习、4g/5g无线、内存内数据处理、视频分析及网络处理等应用，都已受益于可在多个系统部件中无缝移动数据的加速器引擎。ccix将支持部件在无需复杂编程环境的情况下，获取并处理位于任何地方的数据。
ccix将利用现有的服务器互连基础架构，实现对共享内存更高带宽、更低延迟和缓存一致性的访问。这将大幅提升加速器的可用性以及数据中心平台的整体性能和效率，降低进入现有服务器系统的壁垒，并改善加速系统的总拥有成本（tco）。
关于测试芯片这款采用台积7纳米工艺的测试芯片将以arm最新的dynamiq cpu为基础，并采用cmn-600互联片上总线和其他基础ip。为了验证完整的子系统，cadence提供了关键i/o和内存子系统，其中包括了ccix ip解决方案（控制器和phy）、pci express 4.0/3.0（pcie 4/3）ip解决方案（控制器和phy）、ddr4 phy、外设ip（例如i2c、spi和qspi）、以及相关的ip驱动程序。 cadence的验证和实施工具将被用于构建该测试芯片。测试芯片可通过ccix片到片互联一致性协议（ccix chip-to-chip coherent interconnect protocol）实现与赛灵思16纳米virtex ultrascale+ fpgas的连接。
供应流程测试芯片将在2018年第一季度流片，
并于2018年下半年提供芯片。
“我们正在通过先进技术的创新实现计算加速，因此对于此次合作我们感到非常兴奋。我们的virtex ultrascale+ hbm系列采用了第三代cowos技术，该技术是我们与台积公司共同研发的，现已成为ccix的hbm集成和高速缓存一致性加速的行业装配标准。”
——victor peng，赛灵思首席运营官
“随着人工智能和大数据的蓬勃发展，我们发现越来越多的应用对异构计算提出持续增长的需求。这一测试芯片将不仅证明arm的最新技术和一致性多芯片加速器可拓展至数据中心，更展现了我们致力于解决快速轻松访问数据这一挑战的承诺。此次针对一致性内存的创新协作是迈向高性能、高效率数据中心平台的重要一步。”
——noel hurley，arm公司副总裁暨基础架构部门总经理
“通过与合作伙伴构建高性能计算的生态系统，我们将帮助客户在7纳米和其他高级节点上快速部署创新的新架构，从而服务于不断增长的数据中心应用。ccix行业标准将有助于推动下一代互联，提供市场所需的高性能缓存一致性。”
——babumandava，cadence高级副总裁兼ip部门总经理
“人工智能和深度学习将深刻影响诸多行业，包括医疗健康、媒体和消费电子等。台积最先进的7纳米finfet工艺技术具备高性能和低功耗的优势，可满足上述市场对高性能计算（hpc）应用的不同需求。”
——侯永清博士，台积公司暨技术平台副总经理