可编程逻辑电路设计之时序与功耗分析工具
1.时序分析工具
时序分析工具用来检查同步电路设计是否满足给定的时序约束（包括建立时间setup约束、保持时间hold约束等），分为静态时序分析（static timing analysis, dta）两种方法。
静态时序分析是一种针对大规模门级电路进行时序验证的有效方法。它不需要测试向量，根据单元库中的时序模型和电路网表的拓扑结构，利用统计线网负载模型或sdf（standard delay format,标准延时格式）文件中的电阻电容反标值计算时序路径延迟，检查每一个触发器的建立和保持时间是否满足设计要求。它的优点是覆盖率高，速度快；缺点是不能分析异步逻辑电路和模拟电路。
静态时序分析用工艺角（corner）来反映不同的工艺/电压/温度等环境下电路的工作条件。工艺角下的单元库中定义了单元的时序模型（包括时序延迟值和时序约束值）。理论上时序收敛要保证芯片在各个工作场景（scenario）下都没有时序违例，而实际操作中会选取某一个或几个特殊的工艺角去检查。
（1）单一模式：采用同一个工艺角条件，分析整个电路中时序路径的建立时间和保持时间。
（2）bc- wc（best-case/worst-case）模式：用最好条件分析时序路径的保持时间，用最差条件分析时序路径的建立时间。bc- wc模式的时序检查如图5-119所示。
（3）ocv（on-chip variation）模式：利用放大及缩小倍数，分析建立时间时，令数据路径传输慢一些，时钟路径传输快一些；分析保持时间时，令数据路径传输快一些，时钟路径传输慢一些。ocv模式的时序检查如图5-120所示。
在28nm及更先进工艺条件下，新出现的aocv(advanced ocv)方法对ocv进行了扩展和延伸。它消除了ocv的不利因素，根据时序路径的不同逻辑层次深度和物理距离，查表得到每个单元具体的时延值。
为了应对芯片内部及芯片之间出现的系统性和随机性变化，时序分析工具又引入了统计静态时序分析（statistical static timing analysis,ssta）方法。该方法利用概率分布函数，计算每个节点上每个信号的到达时间以减少不必要的时序过度修正。ssta方法的难点在于概率函数难以计算，而且庞大的统计数据也造成了内存需求量增大，运行时间增长。
在16nm工艺条件以下的soc设计以及物联网（iot）超低电压设计中，以工艺角时延为基础的sta计算已经不再准确，而需要采用基于晶体管级仿真的动态时序分析方法。该方法采用并行化处理和特殊加速技术，针对关键时序路径进行高精度快速仿真，以获得时序路径准确的时序信息，帮助时序收敛。
2.功耗分析工具
功耗分析工具用于对电路中的温度、翻转频率、负载、电流、电压、功耗等进行统计报告，分析ir压降（ir-drop）和电迁移（electro migration,em）等现象引起的电路功耗完整性问题，其主要功能包括如下。
（1）信号完整性分析：检查apl/lib/lef等库单元数据，以及def/spef/ipf/sta/vcd等设计数据是否正确且完整。
（2）设计弱点分析：检查电源地网络的电阻、电容、峰值电流等设计指标是否与预期值相符（可能由于pad分布不合理、电源地线布线不优化、频率过高等导致偏差）。
（3）热点（hot spot）分析：检查电路中的静态电阻电流、动态压降、功耗、电迁移等相关项是否满足签核标准，如有违反则定位问题所在区域并追溯其原因。
智能家居为何还达不到，所期待的万亿市场呢
基于新型MEMS开关提高SoC测试能力及系统产出
基于短距离无线通信技术实现无线传感网定位系统的应用方案
低功耗长续航的TWS蓝牙耳机芯片春藤5882怎么样？
如何吧垃圾代码进行垃圾分类详细指南说明
可编程逻辑电路设计之时序与功耗分析工具
如何在线构建共享机器学习模型
ADI推出业界首款8通道超声接收器AD9671
苹果或将会放弃Lightning连接器电缆
TensorRT条件用于实现网络子图的条件执行
18650锂电池充不进电的处理方法
目前空调行业整体承压 仍处于小幅度增长势态
英伟达暴跌18% 10年首次最大跌幅所为何事
用于2-Wire总线应用的上升时间加速器电路
防静电神器TVS揭秘(2):参数详解
云计算新的风向标在哪里？
有效延长电池寿命，ADI超低静态电流同步降压调节器
“惯导及组件”自动化测试解决方案
2015~2018年VR装置出货量预估
从四个方面分析云游戏自动音视频测试
时序分析工具用来检查同步电路设计是否满足给定的时序约束（包括建立时间setup约束、保持时间hold约束等），分为静态时序分析（static timing analysis, dta）两种方法。
静态时序分析是一种针对大规模门级电路进行时序验证的有效方法。它不需要测试向量，根据单元库中的时序模型和电路网表的拓扑结构，利用统计线网负载模型或sdf（standard delay format,标准延时格式）文件中的电阻电容反标值计算时序路径延迟，检查每一个触发器的建立和保持时间是否满足设计要求。它的优点是覆盖率高，速度快；缺点是不能分析异步逻辑电路和模拟电路。
静态时序分析用工艺角（corner）来反映不同的工艺/电压/温度等环境下电路的工作条件。工艺角下的单元库中定义了单元的时序模型（包括时序延迟值和时序约束值）。理论上时序收敛要保证芯片在各个工作场景（scenario）下都没有时序违例，而实际操作中会选取某一个或几个特殊的工艺角去检查。
（1）单一模式：采用同一个工艺角条件，分析整个电路中时序路径的建立时间和保持时间。
（2）bc- wc（best-case/worst-case）模式：用最好条件分析时序路径的保持时间，用最差条件分析时序路径的建立时间。bc- wc模式的时序检查如图5-119所示。
（3）ocv（on-chip variation）模式：利用放大及缩小倍数，分析建立时间时，令数据路径传输慢一些，时钟路径传输快一些；分析保持时间时，令数据路径传输快一些，时钟路径传输慢一些。ocv模式的时序检查如图5-120所示。
在28nm及更先进工艺条件下，新出现的aocv(advanced ocv)方法对ocv进行了扩展和延伸。它消除了ocv的不利因素，根据时序路径的不同逻辑层次深度和物理距离，查表得到每个单元具体的时延值。
为了应对芯片内部及芯片之间出现的系统性和随机性变化，时序分析工具又引入了统计静态时序分析（statistical static timing analysis,ssta）方法。该方法利用概率分布函数，计算每个节点上每个信号的到达时间以减少不必要的时序过度修正。ssta方法的难点在于概率函数难以计算，而且庞大的统计数据也造成了内存需求量增大，运行时间增长。
在16nm工艺条件以下的soc设计以及物联网（iot）超低电压设计中，以工艺角时延为基础的sta计算已经不再准确，而需要采用基于晶体管级仿真的动态时序分析方法。该方法采用并行化处理和特殊加速技术，针对关键时序路径进行高精度快速仿真，以获得时序路径准确的时序信息，帮助时序收敛。
2.功耗分析工具
功耗分析工具用于对电路中的温度、翻转频率、负载、电流、电压、功耗等进行统计报告，分析ir压降（ir-drop）和电迁移（electro migration,em）等现象引起的电路功耗完整性问题，其主要功能包括如下。
（1）信号完整性分析：检查apl/lib/lef等库单元数据，以及def/spef/ipf/sta/vcd等设计数据是否正确且完整。
（2）设计弱点分析：检查电源地网络的电阻、电容、峰值电流等设计指标是否与预期值相符（可能由于pad分布不合理、电源地线布线不优化、频率过高等导致偏差）。
（3）热点（hot spot）分析：检查电路中的静态电阻电流、动态压降、功耗、电迁移等相关项是否满足签核标准，如有违反则定位问题所在区域并追溯其原因。
智能家居为何还达不到，所期待的万亿市场呢
基于新型MEMS开关提高SoC测试能力及系统产出
基于短距离无线通信技术实现无线传感网定位系统的应用方案
低功耗长续航的TWS蓝牙耳机芯片春藤5882怎么样？
如何吧垃圾代码进行垃圾分类详细指南说明
可编程逻辑电路设计之时序与功耗分析工具
如何在线构建共享机器学习模型
ADI推出业界首款8通道超声接收器AD9671
苹果或将会放弃Lightning连接器电缆
TensorRT条件用于实现网络子图的条件执行
18650锂电池充不进电的处理方法
目前空调行业整体承压 仍处于小幅度增长势态
英伟达暴跌18% 10年首次最大跌幅所为何事
用于2-Wire总线应用的上升时间加速器电路
防静电神器TVS揭秘(2):参数详解
云计算新的风向标在哪里？
有效延长电池寿命，ADI超低静态电流同步降压调节器
“惯导及组件”自动化测试解决方案
2015~2018年VR装置出货量预估
从四个方面分析云游戏自动音视频测试