SAR型ADC的结构及采样过程

adc架构——sar型
sar型adc,又叫逐渐逼近型adc,属于瞬死值转换型-转换对象是模拟信号在采样时刻或前几个时刻抽样值,即时输出结果。
顾名思义,就是每个采集都是一位一位的确定正确输出,再比较下一位值。
优点:简单易用功耗低。
采样过程
a. 输入信号输入sh保持器中并保持,此时值为45,其实为模拟电压,所以45为伪代码。
b. 在第一个上升沿中,sar先将最高位置为1,即把32送给da转换器,da转换器的输出模拟信号与sh比较,因为45大于32,比较器输出高,提示sar的最高位置1,在clk下降沿时,adc将输出最高位数据(msb)为1(1xxxxx).
c.  在第二个clk上升沿中,sar会将msb-1值为1(11xxxx),sar寄存器实际值为32+16=48大于45,比较器输出低,所以msb-1位置为0(10xxxx).
d. 重复以上周期,在第三个clk上升沿时,sar会将msb-2置为高位(101xxx),此时sar寄存器实际值为32+8=40,小于45的,所以sar会将msb-2置为高(101xxx)。
e.  同理
sar 电容型电压
采样过程:电容阵列公共端接,即比较器输入负端,自由端连接到模型输入ui上,使得电容阵列上的电压与ui成正比,
保持阶段:公共端与地断开,所有电容的自由端接地,比较器输入电压等于-ui。
采样过程就是不断的将负端与正端比较,小于正端输入1,大于正端输出0.
c.使用运算放大器驱动sar型adc
在设计sar 型adc时,首先需要考虑采样速率与外部信号源内阻,忽视这样子参数,会影响到adc的输出结果。
信号进入adc内部会遇到输入引脚电容cpin和esd(静电放电保护)二极管,这些对输入信号的影响很小,同时还可以忽略输入漏电流。
信号的采集速率主要与rs和cs有关。
当我们采用运放驱动sar型adc,由于运放具有高输入阻抗,低阻抗输出的特别,可以有效的降低外部的输入阻抗。
从时间常数关系式可以知道,当外部信号阻抗越大,时间常数就越大。
开关电容充电时间与电压的关系式如下:
在相同的时间,时间常数trc越大,vin值越小,充放电时间越慢,一次的保持时间也就越慢。
举了例子:
一次采样时间为750ns,如果外部输入信号阻抗过大,导致采样时间超过750ns,就会出现欠采样,采样频率不够。 所以采用运放来驱动adc。
同时运放的输出一般不会负责电容,(这方面具体什么原因我也不知道,在工作中师傅指点出来的),adc端口一般都有输入电容,所以常常会在运放与adc直接串电阻或者rc电阻。

闭路电视监控系统防雷介绍
200G QSFP56高速线缆特性及发展前景
cpu怎么超频_超频后怎么帮cpu降热
Digi面向主流卫星开发推出业内首个M2M开发工具包
探讨工业互联网平台的发展现状和问题
SAR型ADC的结构及采样过程
PROFINET转Modbus RTU网关连接电机保护控制器
苹果正在和三星接洽可折叠屏幕
2015年度中国区无线AP市场研究报告
华为失去安卓授权,将如何挺过难关
黑色物料上的胶带有无检测,用这款视觉传感器
KMT32B-TD磁阻传感器如何工作?
将3D打印技术应用于医疗行业,助力患者早日康复
太极半导体先进技术推动中国半导体产业的发展
应用材料公司荣获英特尔公司首选优质供应商奖
USB Type-C开始一统接口标准,连接器的数量会越来越少
华为nova2主打颜值和拍照,为什么一直不火呢?
安全重于泰山 人工智能助力动车段创新管理
GPIO的八种工作模式
如何使用Arduino控制RGB LED