浅谈先进封装的四要素
文章来源：sip与先进封装技术
原文作者：suny li
先进封装是什么以及先进封装相比于传统封装的优势
1.引 言
说起传统封装，大家都会想到日月光ase，安靠amkor，长电jcet，华天ht，通富微电tf等这些封装大厂osat；说起先进封装，当今业界风头最盛的却是台积电tsmc，英特尔intel，三星samsung等这些顶尖的半导体晶圆厂ic foundry，这是为何呢？
如果你认为这些半导体晶圆大佬们似乎显得有些不务正业？那你就大错特错了！
传统封装的功能主要在于芯片保护、尺度放大、电气连接三项功能，先进封装和sip在此基础上增加了“提升功能密度、缩短互联长度、进行系统重构”三项新功能。
正是由于这些新特点，使得先进封装和sip的业务从osat拓展到了包括foundry、osat和system系统厂商。
foundry由于其先天具有的工艺优势，在先进封装领域可以独领风骚，系统厂商则是为了在封装内实现系统的功能开始重点关注sip和先进封装。
那么，先进封装和传统封装的分界点到底在哪里？如何界定先进封装呢？这就是我们这篇文章要重点讨论的问题：先进封装的“四要素”。
2.先进封装的四要素
先进封装的四要素是指：rdl，tsv，bump，wafer，任何一款封装，如果具备了四要素中的任意一个，都可以称之为先进封装。
在先进封装的四要素中，rdl起着xy平面电气延伸的作用，tsv起着z轴电气延伸的作用，bump起着界面互联和应力缓冲的作用，wafer则作为集成电路的载体以及rdl和tsv的介质和载体，如下图所示，为先进封装四要素的功能示意图。
先进封装的四要素（原创）
首先，我们要明确，在特定的历史时期，先进封装只是一个相对的概念，现在的先进封装在未来可能就是传统封装。
下图是作者根据四要素内在的先进性做了简单排序，大致如下：bump → rdl → wafer → tsv。
一般来说，出现的越早的技术其先进性就相对越低，出现越晚的技术其先进性就相对越高。
下面，我们就逐一阐述先进封装的四要素。
3.bump
bump是一种金属凸点，从倒装焊flipchip出现就开始普遍应用了，bump的形状也有多种，最常见的为球状和柱状，也有块状等其他形状，下图所示为各种类型的bump。
bump起着界面之间的电气互联和应力缓冲的作用，从bondwire工艺发展到flipchip工艺的过程中，bump起到了至关重要的作用。
随着工艺技术的发展，bump的尺寸也变得越来越小，下图显示的是bump尺寸的变化趋势。
可以看出， bump尺寸从最初 standard flipchip的100um发展到现在最小的5um。
那么，会不会有一天，bump小到不再需要了呢？
确实有这种可能，tsmc发布的soic技术中，最鲜明的特点是没有凸点（no-bump）的键合结构，因此，该技术具有有更高的集成密度和更佳的运行性能。
4.rdl
rdl（redistribution layer）重布线层，起着xy平面电气延伸和互联的作用。
在芯片设计和制造时，io pad一般分布在芯片的边沿或者四周，这对于bond wire工艺来说自然很方便，但对于flip chip来说就有些勉为其难了。
因此，rdl就派上用场了，在晶元表面沉积金属层和相应的介质层，并形成金属布线，对io 端口进行重新布局，将其布局到新的，占位更为宽松的区域，并形成面阵列排布，如下图所示。
在先进封装的fiwlp (fan-in wafer level package) ，fowlp (fan-out wafer level package) 中，rdl是最为关键的技术，通过rdl将io pad进行扇入fan-in或者扇出fan-out，形成不同类型的晶圆级封装。
在2.5d ic集成中，除了硅基板上的tsv，rdl同样不可或缺，通过rdl将网络互联并分布到不同的位置，从而将硅基板上方芯片的bump和基板下方的bump连接。
在3d ic集成中，对于上下堆叠是同一种芯片，通常tsv就可以直接完成电气互联功能了，而堆叠上下如果是不同类型芯片，则需要通过rdl重布线层将上下层芯片的io进行对准，从而完成电气互联。
随着工艺技术的发展，通过rdl形成的金属布线的线宽和线间距也会越来越小，从而提供更高的互联密度。
5. wafer
wafer晶圆在当今半导体行业具有广泛的用途，既可以作为芯片制造的基底，也可以在wafer上制作硅基板实现2.5d集成，同时可用于wlp晶圆级封装，作为wlp的承载晶圆。
wafer最初仅用在芯片制造上，作为集成电路生产的载体，在wafer上进行光刻、刻蚀、气相沉积、离子注入、研磨等工序，反复操作，精密控制，最终制造出集成电路芯片。
随着先进封装技术的快速发展，wafer的用途也变得越来越广泛。
传统封装是先进行裸芯片的切割分片，然后进行封装，而晶圆级封装wlp是在wafer基础上先封装，然后切割分片。这就提高了封装效率，节省了成本，从而得到了广泛的应用。
前面，我们讨论了，随着技术的发展，bump和rdl会变得越来越细小，bump甚至最终会消失，而wafer则会变得越来越大，从早先的6英寸到8英寸到现在普遍应用的12英寸以及将来要广泛应用的18英寸，都体现了这样的特点，如下图所示。
晶圆尺寸越大，同一圆片上可生产的ic就越多，可降低成本，提高效率，但对材料技术和生产技术的要求也会更高。
从fiwlp、fowlp到2.5d集成、3d集成，基本都是在wafer基础上进行的。
6.tsv
tsv（through silicon via ）硅通孔，其主要功能是z轴电气延伸和互联的作用。
tsv按照集成类型的不同分为2.5d tsv和3d tsv，2.5d tsv是指的位于硅转接板inteposer上的tsv，3d tsv 是指贯穿芯片体之中，连接上下层芯片的tsv，如下图所示。
下图所示为贯穿芯片体的3d tsv 的立体示意图。
tsv的制作可以集成到生产工艺的不同阶段，通常放在晶元制造阶段的叫 via-first，放在封装阶段的叫via-last。
将tsv在晶圆制造过程中完成，此类硅通孔被称作via-first。via-first tsv又可分为两种阶段，一种是在foundry厂前端金属互连之前进行，实现core-to-core的连接。该方案目前在微处理器等高性能器件领域研究较多，主要作为soc的替代方案。另外一种是在cmos完成之后再进行tsv的制作，然后完成器件制造和后端的封装。
将tsv放在封装生产阶段，通常被称作via-last，该方案可以不改变现有集成电路流程和设计。目前，业界已开始在高端的flash和dram领域采用via-last技术,即在芯片的周边进行硅通孔tsv制作，然后进行芯片或晶圆的层叠。
tsv的尺寸范围比较大，大的tsv直径可以超过100um，小的tsv直径小于1um。
随着工艺水平的提升，tsv可以做的越来越小，密度也越来越大，目前最先进的tsv工艺，可以在芝麻粒大小的1平方毫米硅片上制作高达10万~100万个tsv。
和bump以及rdl类似，tsv的尺寸也会随着工艺的提高变得越来越小，从而支撑更高密度的互联。
**7.总结 **
rdl，tsv，bump，wafer是先进封装的四要素，任何一款封装，如果具备了四要素中的任意一个，都可以称之为先进封装。
在先进封装四要素中，wafer是载体和基底，rdl负责xy平面的延伸，tsv负责z轴的延伸，bump负责wafer界面间的连接和应力缓冲。
这四要素中，一大三小，一大是指wafer，三小是指bump、rdl、tsv。
随着技术和工艺的发展，大要素会越来越大，而小要素则会越来越小。
codeblocks在哪里输入代码
一位串行BCD加法器电路
洲明科技智慧综合杆及智能交通专项工程荣获最佳工程奖
PID控制器参数有什么作用
基于汽车前大灯简单分析强光LED的不同封装形式
浅谈先进封装的四要素
Cryptokitty游戏平台源码开发
锤子Smartisan M1L大降价！清仓了？
数据分析过程中元数据该如何管理
使用运算放大器的RC相移振荡器
索尼称CMOS图像传感器生产业务没有受到重大影响
先导智能的激光切卷绕一体机四大创新优势是什么
小米8外观之谜揭晓：神似iPhone X
Verilog HDL简明教程(part1)
营销er陷于琐碎任务难脱身？GPT：我会出手！
js如何在控制台输入输出
谷景告诉你工字电感损坏原因有哪些
AMD推出新的移动版本处理器 Ryzen 5 3550U
CTID可信身份核验终端无处不在的应用场景
集群无人机的影响及应用发展
原文作者：suny li
先进封装是什么以及先进封装相比于传统封装的优势
1.引 言
说起传统封装，大家都会想到日月光ase，安靠amkor，长电jcet，华天ht，通富微电tf等这些封装大厂osat；说起先进封装，当今业界风头最盛的却是台积电tsmc，英特尔intel，三星samsung等这些顶尖的半导体晶圆厂ic foundry，这是为何呢？
如果你认为这些半导体晶圆大佬们似乎显得有些不务正业？那你就大错特错了！
传统封装的功能主要在于芯片保护、尺度放大、电气连接三项功能，先进封装和sip在此基础上增加了“提升功能密度、缩短互联长度、进行系统重构”三项新功能。
正是由于这些新特点，使得先进封装和sip的业务从osat拓展到了包括foundry、osat和system系统厂商。
foundry由于其先天具有的工艺优势，在先进封装领域可以独领风骚，系统厂商则是为了在封装内实现系统的功能开始重点关注sip和先进封装。
那么，先进封装和传统封装的分界点到底在哪里？如何界定先进封装呢？这就是我们这篇文章要重点讨论的问题：先进封装的“四要素”。
2.先进封装的四要素
先进封装的四要素是指：rdl，tsv，bump，wafer，任何一款封装，如果具备了四要素中的任意一个，都可以称之为先进封装。
在先进封装的四要素中，rdl起着xy平面电气延伸的作用，tsv起着z轴电气延伸的作用，bump起着界面互联和应力缓冲的作用，wafer则作为集成电路的载体以及rdl和tsv的介质和载体，如下图所示，为先进封装四要素的功能示意图。
先进封装的四要素（原创）
首先，我们要明确，在特定的历史时期，先进封装只是一个相对的概念，现在的先进封装在未来可能就是传统封装。
下图是作者根据四要素内在的先进性做了简单排序，大致如下：bump → rdl → wafer → tsv。
一般来说，出现的越早的技术其先进性就相对越低，出现越晚的技术其先进性就相对越高。
下面，我们就逐一阐述先进封装的四要素。
3.bump
bump是一种金属凸点，从倒装焊flipchip出现就开始普遍应用了，bump的形状也有多种，最常见的为球状和柱状，也有块状等其他形状，下图所示为各种类型的bump。
bump起着界面之间的电气互联和应力缓冲的作用，从bondwire工艺发展到flipchip工艺的过程中，bump起到了至关重要的作用。
随着工艺技术的发展，bump的尺寸也变得越来越小，下图显示的是bump尺寸的变化趋势。
可以看出， bump尺寸从最初 standard flipchip的100um发展到现在最小的5um。
那么，会不会有一天，bump小到不再需要了呢？
确实有这种可能，tsmc发布的soic技术中，最鲜明的特点是没有凸点（no-bump）的键合结构，因此，该技术具有有更高的集成密度和更佳的运行性能。
4.rdl
rdl（redistribution layer）重布线层，起着xy平面电气延伸和互联的作用。
在芯片设计和制造时，io pad一般分布在芯片的边沿或者四周，这对于bond wire工艺来说自然很方便，但对于flip chip来说就有些勉为其难了。
因此，rdl就派上用场了，在晶元表面沉积金属层和相应的介质层，并形成金属布线，对io 端口进行重新布局，将其布局到新的，占位更为宽松的区域，并形成面阵列排布，如下图所示。
在先进封装的fiwlp (fan-in wafer level package) ，fowlp (fan-out wafer level package) 中，rdl是最为关键的技术，通过rdl将io pad进行扇入fan-in或者扇出fan-out，形成不同类型的晶圆级封装。
在2.5d ic集成中，除了硅基板上的tsv，rdl同样不可或缺，通过rdl将网络互联并分布到不同的位置，从而将硅基板上方芯片的bump和基板下方的bump连接。
在3d ic集成中，对于上下堆叠是同一种芯片，通常tsv就可以直接完成电气互联功能了，而堆叠上下如果是不同类型芯片，则需要通过rdl重布线层将上下层芯片的io进行对准，从而完成电气互联。
随着工艺技术的发展，通过rdl形成的金属布线的线宽和线间距也会越来越小，从而提供更高的互联密度。
5. wafer
wafer晶圆在当今半导体行业具有广泛的用途，既可以作为芯片制造的基底，也可以在wafer上制作硅基板实现2.5d集成，同时可用于wlp晶圆级封装，作为wlp的承载晶圆。
wafer最初仅用在芯片制造上，作为集成电路生产的载体，在wafer上进行光刻、刻蚀、气相沉积、离子注入、研磨等工序，反复操作，精密控制，最终制造出集成电路芯片。
随着先进封装技术的快速发展，wafer的用途也变得越来越广泛。
传统封装是先进行裸芯片的切割分片，然后进行封装，而晶圆级封装wlp是在wafer基础上先封装，然后切割分片。这就提高了封装效率，节省了成本，从而得到了广泛的应用。
前面，我们讨论了，随着技术的发展，bump和rdl会变得越来越细小，bump甚至最终会消失，而wafer则会变得越来越大，从早先的6英寸到8英寸到现在普遍应用的12英寸以及将来要广泛应用的18英寸，都体现了这样的特点，如下图所示。
晶圆尺寸越大，同一圆片上可生产的ic就越多，可降低成本，提高效率，但对材料技术和生产技术的要求也会更高。
从fiwlp、fowlp到2.5d集成、3d集成，基本都是在wafer基础上进行的。
6.tsv
tsv（through silicon via ）硅通孔，其主要功能是z轴电气延伸和互联的作用。
tsv按照集成类型的不同分为2.5d tsv和3d tsv，2.5d tsv是指的位于硅转接板inteposer上的tsv，3d tsv 是指贯穿芯片体之中，连接上下层芯片的tsv，如下图所示。
下图所示为贯穿芯片体的3d tsv 的立体示意图。
tsv的制作可以集成到生产工艺的不同阶段，通常放在晶元制造阶段的叫 via-first，放在封装阶段的叫via-last。
将tsv在晶圆制造过程中完成，此类硅通孔被称作via-first。via-first tsv又可分为两种阶段，一种是在foundry厂前端金属互连之前进行，实现core-to-core的连接。该方案目前在微处理器等高性能器件领域研究较多，主要作为soc的替代方案。另外一种是在cmos完成之后再进行tsv的制作，然后完成器件制造和后端的封装。
将tsv放在封装生产阶段，通常被称作via-last，该方案可以不改变现有集成电路流程和设计。目前，业界已开始在高端的flash和dram领域采用via-last技术,即在芯片的周边进行硅通孔tsv制作，然后进行芯片或晶圆的层叠。
tsv的尺寸范围比较大，大的tsv直径可以超过100um，小的tsv直径小于1um。
随着工艺水平的提升，tsv可以做的越来越小，密度也越来越大，目前最先进的tsv工艺，可以在芝麻粒大小的1平方毫米硅片上制作高达10万~100万个tsv。
和bump以及rdl类似，tsv的尺寸也会随着工艺的提高变得越来越小，从而支撑更高密度的互联。
**7.总结 **
rdl，tsv，bump，wafer是先进封装的四要素，任何一款封装，如果具备了四要素中的任意一个，都可以称之为先进封装。
在先进封装四要素中，wafer是载体和基底，rdl负责xy平面的延伸，tsv负责z轴的延伸，bump负责wafer界面间的连接和应力缓冲。
这四要素中，一大三小，一大是指wafer，三小是指bump、rdl、tsv。
随着技术和工艺的发展，大要素会越来越大，而小要素则会越来越小。
codeblocks在哪里输入代码
一位串行BCD加法器电路
洲明科技智慧综合杆及智能交通专项工程荣获最佳工程奖
PID控制器参数有什么作用
基于汽车前大灯简单分析强光LED的不同封装形式
浅谈先进封装的四要素
Cryptokitty游戏平台源码开发
锤子Smartisan M1L大降价！清仓了？
数据分析过程中元数据该如何管理
使用运算放大器的RC相移振荡器
索尼称CMOS图像传感器生产业务没有受到重大影响
先导智能的激光切卷绕一体机四大创新优势是什么
小米8外观之谜揭晓：神似iPhone X
Verilog HDL简明教程(part1)
营销er陷于琐碎任务难脱身？GPT：我会出手！
js如何在控制台输入输出
谷景告诉你工字电感损坏原因有哪些
AMD推出新的移动版本处理器 Ryzen 5 3550U
CTID可信身份核验终端无处不在的应用场景
集群无人机的影响及应用发展