eMMC的相关基础知识(3)
storage-8---emmc时序和参数
引言：因为mmc接口允许轻松地与任何微处理器与mmc主机集成，并且嵌入式mmc控制器将nand技术与主机隔离，所以对nand的任何修订或修改对主机来说都是不可见的，也不需要关注，所有这些都实现了更快的产品开发和更快的上市时间。但要想实现emmc的高可靠性，需要严格测试emmc的信号质量，并满足jedec发布的标准。
1.引脚
数据总线宽度：1位（默认）、4位和8位
mmc i/f 时钟频率：0 ~ 200mhz
mmc i/f 启动频率：0 ~ 52mhz
clk：时钟输入
data strobe：hs400模式的新配值引脚，数据选通从emmc生成到主机。在hs400模式下，读取数据和crc响应与数据选通同步
cmd：用于设备初始化和命令传输的双向信号，命令操作有两种模式，开漏进行初始化和推拉快速传输命令
dat0-7：双向数据通道，它以推拉模式运行
rst_n：h/w复位信号引脚
vddf(vcc)：提供闪存存储器的电源电压
vdd(vccq)：存储器控制器的电源电压
vddi：内部功率节点，以稳定调节器输出到控制器的核心逻辑
vss：接地连接
rfu：保留供将来使用，不要用作任何用途
图8-1：emmc结构
2.传输模式和hs400 mode
在时钟的每个周期都会指示传输：在命令线上每个时钟周期进行1位传输；在数据线上，sdr模式下所有数据线传输1位，ddr模式下所有数据线传输2位（分别在上升沿和下降沿），时钟频率可在最小和最大时钟频率之间变化（0-200mhz）。
图8-2：ddr状态下的4-data-wire模式
hs400模式提高顺序带宽，特别是顺序读取性能，支持ddr数据采样方法，clk频率最高可达200mhz，但只有8位的总线宽度可用，信号电平1.8v，理论上，读取高达400mb/s，写入200mb/s。
图8-3：emmc的总线速度模式
图8-4表示i/o驱动程序强度类型（ext_csd寄存器：driver_strength [197]）
图8-4：emmc的hs400模式五种驱动强度
1#：hs200和hs400设备必须支持0型驱动程序。
2#：当vccq=1.8 v时，标称阻抗由输出驱动器在0.9 v时的i-v特性定义。
3#：当vccq=1.2 v时，标称阻抗由0.6 v时输出驱动器的i-v特性定义。
0型驱动程序被定义为emmc hs200和hs400设备的强制性驱动程序，另有四个驱动程序类型（1、2、3和4）被定义为可选，以允许支持更广泛的主机负载。主机可以选择设备的最合适的驱动器类型（如果支持）以实现最佳信号完整性性能。
注：1.8v信号电平和1.2v信号电平的驱动强度定义相同。
0型驱动器适用于传输线，基于50ω标称线路的分布式系统阻抗，因此，它被定义为50ω标称驱动器。
对于hs200，当使用cl=15pf驱动器进行测试时，0型驱动器应满足所有交流特性
对于hs400，当使用jesd84-b51中定义的参考负载、驱动器类型0或驱动器类型1或4型驱动器应满足所有交流特性和hs400设备输出。
如果设备支持可选的驱动程序类型，主机可以使用它们来优化其系统，因此主机设计者可以使用设备驱动程序模型来模拟其特定系统。主机可以选择最佳驱动程序类型，该类型可以以所需的操作频率驱动主机系统负载产生最小的噪声，这一点在优化信号质量和emc方面特别有效。
driver_strength[197]中指出了设备支持的驱动程序类型级别扩展csd寄存器的字段。主机通过将（通过cmd6）写入扩展csd寄存器的hs_timing[185]字节中的“选定驱动器强度”字段。
图8-5列举了emmc5.1新功能：
图8-5：emmc5.1功能
3.启动时长
emmc不仅支持引导模式，而且还支持替代引导模式，支持高速定时和双数据速率。emmc启动时间轴回看：digital series-storage-7：emmc基础知识-2。
图8-6：启动程序、启动数据和初始化时间
图8-7：emmc的性能指标
图8-7是在测试条件：总线宽度x8，hs400，512kb数据包传输下实测的emmc顺序读取和顺序写入的速度。
4.时序
图8-8：总线sdr时序---数据必须始终在时钟的上升边缘进行采样
图8-9：总线sdr时序参数要求
在配置为双数据模式操作时的dat[7：0]信号，dat信号与clk的上升边缘和下降边缘同步运行。cmd信号仍然与clk的上升边缘同步运行，因此cmd信号没有定时变化。
图8-10：总线ddr时序---dat[7：0]行上的数据在时钟的两边进行采样
图8-11：总线ddr时序参数要求
如上只是sdr/ddr时序，关于hs400等等模式下的总线定时规范，可以参阅emmc v5.1的jedec官方权威文档jesd84-b51。
5.总线电平
总线信号电平，部分器件总线供电支持3.3v或者1.8v，因此所有的信号电平都与电源电压有关。
图8-12：总线信号电平上下阈值
图8-13：开漏模式总线信号电平
由于voh取决于外部电阻值（包括软件包外部），因此此值不适用于设备规范。主机负责选择外部上拉和开漏电阻值，以满足voh最小值。
emmc输入和输出电压的允许电压范围应在以下规定范围内：
图8-14：推拉信号电平-3.3v emmc
图8-15：推拉信号电平-1.70-1.95 vccq电压范围
其中0.7×vccq，适用于mmc4.3及更旧版本，0.3×适用于mmc4.3及更旧版本的0.3×vccq。
6.功耗
在配置系统电源树时，emmc的功耗是一个需要考虑的点，在功率测量条件：总线配置=x8@200mhz ddr最大rms电流的测量为100ms周期内的平均rms电流消耗下，emmc各种状态下的功耗如下：
图8-16：不同容量emmc运行期间的典型功耗
从图8-16可知，emmc容量越大，运行功耗越高，一个32gb的emmc，考虑3.3v供电，则功耗p=3.3×0.38=1.254w，那么就需要选择满足可以持续输出400ma的电源ic。
图8-17：不同容量emmc待机状态下的典型功耗（巡检读取激活）
图8-18：不同容量emmc待机状态下的典型功耗（巡检读取失能）
图8-19：不同容量emmc睡眠状态下的睡眠功耗
注意在睡眠模式下，nand电源可以关闭，如果nand电源被激活，则nand电源与待机状态相同。
7.总线信号线负载
emmc总线的每条线路的总电容cl为总线主电容chost、总线电容cbus本身和与该线路连接的emmc的电容器件之和：
主机和总线电容之和应在20pf以下，这几个参数对emmc的layout有比较严格的要求。
图8-20：emmc关键r/c参数
图8-21：hs400模式下的电容和电阻
8.如何在系统板上连接emmc
图8-22：emmc互连示例
1#：利用去耦电容滤除vcc/vccq电源噪声
2#：cmd和data[7:0]始终通过系统板上的电阻进行上拉，以防止总线浮动
3#：如果总线使用h/w复位，rstn也上拉
4#：sr_ds和sr_clk采用串联电阻稳定信号
易飞扬发布新一代40G LR4+LR4 10km光模块，满足客户对性价比的要求
BMC模压成形配电箱机壳制作工艺的介绍
AC/DC PWM方式反激式转换器设计方法-绝缘型反激式转换器电路设计
AI的极限是什么？听OpenAI联合创始人跟你分析
尼康Z24-70mmf/2.8S评测 问鼎镜皇？
eMMC的相关基础知识(3)
通过图像处理改善OCR识别结果的实例
如何对区块链进行归纳
真菌毒素荧光定量检测仪的产品介绍
贸泽电子与Raydiall Automotive签署全球分销协议
如何获取应用的代码圈复杂度做到线上监控
亚信展出最新EtherCAT + IO-Link主站通讯协议堆叠解决方案
谷歌无人车之父Sebastian Thrun ：如何看 AI 和人类未来？
双模5G AI芯片Exynos 980发布，vivo和三星共同研发
LED控制装置标准中主要性能要求
光照培养箱的运行原理是怎样的
卷积码编码器怎么画 浅谈卷积码编码器设计
工业智能网关BL110应用之26：实现三菱 PLC FX3U 接入OPC UA云平台
如何运用先进技术来打造智慧工地开启建造新时代
如何防范勒索病毒,目前可防不可解,已在各高校爆发
引言：因为mmc接口允许轻松地与任何微处理器与mmc主机集成，并且嵌入式mmc控制器将nand技术与主机隔离，所以对nand的任何修订或修改对主机来说都是不可见的，也不需要关注，所有这些都实现了更快的产品开发和更快的上市时间。但要想实现emmc的高可靠性，需要严格测试emmc的信号质量，并满足jedec发布的标准。
1.引脚
数据总线宽度：1位（默认）、4位和8位
mmc i/f 时钟频率：0 ~ 200mhz
mmc i/f 启动频率：0 ~ 52mhz
clk：时钟输入
data strobe：hs400模式的新配值引脚，数据选通从emmc生成到主机。在hs400模式下，读取数据和crc响应与数据选通同步
cmd：用于设备初始化和命令传输的双向信号，命令操作有两种模式，开漏进行初始化和推拉快速传输命令
dat0-7：双向数据通道，它以推拉模式运行
rst_n：h/w复位信号引脚
vddf(vcc)：提供闪存存储器的电源电压
vdd(vccq)：存储器控制器的电源电压
vddi：内部功率节点，以稳定调节器输出到控制器的核心逻辑
vss：接地连接
rfu：保留供将来使用，不要用作任何用途
图8-1：emmc结构
2.传输模式和hs400 mode
在时钟的每个周期都会指示传输：在命令线上每个时钟周期进行1位传输；在数据线上，sdr模式下所有数据线传输1位，ddr模式下所有数据线传输2位（分别在上升沿和下降沿），时钟频率可在最小和最大时钟频率之间变化（0-200mhz）。
图8-2：ddr状态下的4-data-wire模式
hs400模式提高顺序带宽，特别是顺序读取性能，支持ddr数据采样方法，clk频率最高可达200mhz，但只有8位的总线宽度可用，信号电平1.8v，理论上，读取高达400mb/s，写入200mb/s。
图8-3：emmc的总线速度模式
图8-4表示i/o驱动程序强度类型（ext_csd寄存器：driver_strength [197]）
图8-4：emmc的hs400模式五种驱动强度
1#：hs200和hs400设备必须支持0型驱动程序。
2#：当vccq=1.8 v时，标称阻抗由输出驱动器在0.9 v时的i-v特性定义。
3#：当vccq=1.2 v时，标称阻抗由0.6 v时输出驱动器的i-v特性定义。
0型驱动程序被定义为emmc hs200和hs400设备的强制性驱动程序，另有四个驱动程序类型（1、2、3和4）被定义为可选，以允许支持更广泛的主机负载。主机可以选择设备的最合适的驱动器类型（如果支持）以实现最佳信号完整性性能。
注：1.8v信号电平和1.2v信号电平的驱动强度定义相同。
0型驱动器适用于传输线，基于50ω标称线路的分布式系统阻抗，因此，它被定义为50ω标称驱动器。
对于hs200，当使用cl=15pf驱动器进行测试时，0型驱动器应满足所有交流特性
对于hs400，当使用jesd84-b51中定义的参考负载、驱动器类型0或驱动器类型1或4型驱动器应满足所有交流特性和hs400设备输出。
如果设备支持可选的驱动程序类型，主机可以使用它们来优化其系统，因此主机设计者可以使用设备驱动程序模型来模拟其特定系统。主机可以选择最佳驱动程序类型，该类型可以以所需的操作频率驱动主机系统负载产生最小的噪声，这一点在优化信号质量和emc方面特别有效。
driver_strength[197]中指出了设备支持的驱动程序类型级别扩展csd寄存器的字段。主机通过将（通过cmd6）写入扩展csd寄存器的hs_timing[185]字节中的“选定驱动器强度”字段。
图8-5列举了emmc5.1新功能：
图8-5：emmc5.1功能
3.启动时长
emmc不仅支持引导模式，而且还支持替代引导模式，支持高速定时和双数据速率。emmc启动时间轴回看：digital series-storage-7：emmc基础知识-2。
图8-6：启动程序、启动数据和初始化时间
图8-7：emmc的性能指标
图8-7是在测试条件：总线宽度x8，hs400，512kb数据包传输下实测的emmc顺序读取和顺序写入的速度。
4.时序
图8-8：总线sdr时序---数据必须始终在时钟的上升边缘进行采样
图8-9：总线sdr时序参数要求
在配置为双数据模式操作时的dat[7：0]信号，dat信号与clk的上升边缘和下降边缘同步运行。cmd信号仍然与clk的上升边缘同步运行，因此cmd信号没有定时变化。
图8-10：总线ddr时序---dat[7：0]行上的数据在时钟的两边进行采样
图8-11：总线ddr时序参数要求
如上只是sdr/ddr时序，关于hs400等等模式下的总线定时规范，可以参阅emmc v5.1的jedec官方权威文档jesd84-b51。
5.总线电平
总线信号电平，部分器件总线供电支持3.3v或者1.8v，因此所有的信号电平都与电源电压有关。
图8-12：总线信号电平上下阈值
图8-13：开漏模式总线信号电平
由于voh取决于外部电阻值（包括软件包外部），因此此值不适用于设备规范。主机负责选择外部上拉和开漏电阻值，以满足voh最小值。
emmc输入和输出电压的允许电压范围应在以下规定范围内：
图8-14：推拉信号电平-3.3v emmc
图8-15：推拉信号电平-1.70-1.95 vccq电压范围
其中0.7×vccq，适用于mmc4.3及更旧版本，0.3×适用于mmc4.3及更旧版本的0.3×vccq。
6.功耗
在配置系统电源树时，emmc的功耗是一个需要考虑的点，在功率测量条件：总线配置=x8@200mhz ddr最大rms电流的测量为100ms周期内的平均rms电流消耗下，emmc各种状态下的功耗如下：
图8-16：不同容量emmc运行期间的典型功耗
从图8-16可知，emmc容量越大，运行功耗越高，一个32gb的emmc，考虑3.3v供电，则功耗p=3.3×0.38=1.254w，那么就需要选择满足可以持续输出400ma的电源ic。
图8-17：不同容量emmc待机状态下的典型功耗（巡检读取激活）
图8-18：不同容量emmc待机状态下的典型功耗（巡检读取失能）
图8-19：不同容量emmc睡眠状态下的睡眠功耗
注意在睡眠模式下，nand电源可以关闭，如果nand电源被激活，则nand电源与待机状态相同。
7.总线信号线负载
emmc总线的每条线路的总电容cl为总线主电容chost、总线电容cbus本身和与该线路连接的emmc的电容器件之和：
主机和总线电容之和应在20pf以下，这几个参数对emmc的layout有比较严格的要求。
图8-20：emmc关键r/c参数
图8-21：hs400模式下的电容和电阻
8.如何在系统板上连接emmc
图8-22：emmc互连示例
1#：利用去耦电容滤除vcc/vccq电源噪声
2#：cmd和data[7:0]始终通过系统板上的电阻进行上拉，以防止总线浮动
3#：如果总线使用h/w复位，rstn也上拉
4#：sr_ds和sr_clk采用串联电阻稳定信号
易飞扬发布新一代40G LR4+LR4 10km光模块，满足客户对性价比的要求
BMC模压成形配电箱机壳制作工艺的介绍
AC/DC PWM方式反激式转换器设计方法-绝缘型反激式转换器电路设计
AI的极限是什么？听OpenAI联合创始人跟你分析
尼康Z24-70mmf/2.8S评测 问鼎镜皇？
eMMC的相关基础知识(3)
通过图像处理改善OCR识别结果的实例
如何对区块链进行归纳
真菌毒素荧光定量检测仪的产品介绍
贸泽电子与Raydiall Automotive签署全球分销协议
如何获取应用的代码圈复杂度做到线上监控
亚信展出最新EtherCAT + IO-Link主站通讯协议堆叠解决方案
谷歌无人车之父Sebastian Thrun ：如何看 AI 和人类未来？
双模5G AI芯片Exynos 980发布，vivo和三星共同研发
LED控制装置标准中主要性能要求
光照培养箱的运行原理是怎样的
卷积码编码器怎么画 浅谈卷积码编码器设计
工业智能网关BL110应用之26：实现三菱 PLC FX3U 接入OPC UA云平台
如何运用先进技术来打造智慧工地开启建造新时代
如何防范勒索病毒,目前可防不可解,已在各高校爆发