基于FPGA的ISD语音芯片的设计开发
【摘 要】 简述了isd语音芯片，重点介绍了基于现场可编程门阵列（fpga）开发设计isd语音芯片的实现方法。
关键词：fpga，verilog hdl，层次设计方法，直接地址操作
1 引 言
fpga（现场可编程门阵列）的出现，改变了数字系统设计方法、增强了设计的灵活性，同时，在基于芯片的设计中可以减少芯片数量，缩小系统体积，降低能源消耗，提高系统的性能指标和可靠性，在实时监控方面有广泛的应用。
isd语音芯片采用dast（直接模拟存储技术），直接存储模拟信号，因而减少了失真，提高了录、放音质量，本文所用的isd2560系列具有抗断电、音质好、使用方便、录放时间长等优点。然而，在产品应用中，大多数系统只利用了isd芯片提供的无需地址的工作模式（共有6种），这些操作模式实时性差、地址控制精度不高、操作不灵活。本文从另一个角度论述了基于fpga的isd语音芯片的设计开发。
2 isd语音芯片
isd语音芯片目前有isd1000、isd1100、isd1200／1400、isd2500、isd3340和isd4000系列，本设计采用的是2500系列中的isd2560芯片。isd2560具有10个地址输入端，寻址能力可达1024位，前600个地址用于直接存取语音，地址600～767未使用，地址768～1024为工作模式选择用，因此最多能分600段；设有ovf（溢出）端，便于多个器件级联；单片存储时间为60秒，直接存储模拟语音信号。
isd芯片的地址以信息段为基本组成单元，只要在分段录、放音操作前（不少于300ns），给地址a0～a9赋值，录音及放音功能均会从设定的起始地址开始，录音结束由停止键操作决定，芯片内部自动在该段的结束位置插入结束标志（eom）；而放音时芯片遇到eom标志即自动停止放音。
3 硬件构成及实现方案
利用fpga的可编程特性实现对isd2560芯片的直接地址操作，从而实现按地址位录音、放音的功能，提高芯片存储空间的利用率，并能自由选择存储地址；本文选择xilinx（全球最大的可编程器件供应商）的spartan xl系列芯片，利用veriloghdl语言编程设计，采用层次设计方法实现。
verilog hdl是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。
3．1 设计思路
isd2560芯片存储时间是60秒，内部有480k字节的eprom存储单元，划分为600个地址单元，可以算出对于每一个地址单元的存储空间是480k÷600＝800字节，对应的录放时间是100ms；同时，isd2560内部的地址位从0～599对应这600个地址单元，其它地址位则在操作模式或按键模式中使用。可见，芯片内部上下段之间在存储空间上不连续，但在地址上具有连续性。所以，isd芯片内部的地址可采用定时计数器的方法获得，并可采用直接地址法提取此地址段，实现实时控制、自由存储。3．2 系统总体结构设计（顶层设计）
基于fpga的isd2560语音芯片的设计开发主要完成两个功能：（1）触发或停止fpga内部定时计数器计数，并将计数结果存入fpga的内部存储器中；（2）利用直接地址法，提取用于isd芯片录、放音所需地址。
本系统是基于xilinx foundation 3．0平台开发的，其框图如图1所示，其中：
record模块用于处理录音和停止录音的操作，产生触发或停止定时计数器的信号以及录音时片选信号；
time模块利用fpga的内部时钟模块最高频率产生频率为10hz的信号作为计数器的时钟；为了提高系统的精确性，也可以通过外加时钟的办法实现。
counter模块为定时计数器，它利用周期为100ms的时钟脉冲，根据录音长短算出isd芯片地址位，并发送到存储器，其verilog hdl语言编程实现如下：
p／r模块产生整个电路录、放音的选择信号；playaddr模块完成放音地址的产生；
play模块将在放音时产生一个由高到低的脉冲作为片选信号；
rom10模块完成了存储器的功能，存储10位isd芯片地址，并按照playaddr产生的地址直接提取isd芯片地址，其verilog hdl语言编程实现如下：
module roml (addr,play,addrl,result,dataout,
u7模块由p／r模块的输出信号来选择输出。
3．3 系统实现
工作时序如下：
录音：pd低电平，p／r低电平，ce低电平，开始录音，ce变高电平，录音停止。放音：pd低电平，p／r变高电平，给ce一个由高到低的脉冲，开始放音，到第一个eom处放音停止。放音时，若给ce低电平，则芯片持续放音，直到芯片存储空间末尾。如图2所示（图2为经综合后的时序仿真结果）。
3．4 fpga的实现
本设计选用xilinx公司fpga产品s05xlpg84。整个设计采用verilog hdl语言描述，在xilinxfoundation 3．0平台上完成了系统的仿真、综合、映射、布局。在后仿真结果正确后，通过器件编程（即通过编程电缆将设计下载到实际芯片中）进行系统调试，直至最后实现。
在实践过程中，我们还设计了译码器，将地址码译成led码，从而通过三个led显示地址位。可见，实际应用中还可以根据实际需要做进一步的设计开发，满足复杂操作或实时系统应用的要求。
4 结束语
本文介绍了一种基于fpga的isd语音芯片的设计开发过程，所设计的电路在实际应用中取得
很好的效果、能够明确语音段在存储器中的精确地址，了解语音存储器中语音信息的存储情况，且外围电路元件少、体积小、易于再次开发或改进电路。
参考文献
1 j．bhasker著．verilog hdl硬件描述语言．北京：机械工业出版社，2000，7
2 张 亮编著．数字电路设计与verilog hdl．北京：人民邮电出版社，2000，10
越来越多的企业在招聘场景中采用AI技术辅助面试
顶级智能制造平台：ThingWorx工业创新平台
Microchip 宣布推出基于COTS的宇航级抗辐射电源转换器
电阻的作用
使用远距离支援干扰系统对制导导弹干扰的机理分析
基于FPGA的ISD语音芯片的设计开发
工信部：5G流量单价两年降46%
瑞萨电子宣布将会与初创公司Dibotics合作 共同开发车规级的嵌入式激光雷达处理器
赛灵思新一代闪存存储解决方案为新一代云数据中心奠定基础
同样是备份，云备份、数据中心的备份有什么区别
Marvell将为苹果HomeKit发布专用软件开发套件
谷歌为Android用户推出手机自动备份功能
2016人工智能风起云涌 中国热土有望孕育独角兽
教你辨别新品笔记本CPU
智慧矿山：智能刮板机监测系统助力采矿行业高效安全运营
智驾科技MAXIEYE为用户带来更智慧“点对点”智能驾驶体验
区块链“无需信任”？并没有消除信任
YBB00112004-2015预灌封注射器组合件(带注射针)测试仪
一种新型解决方案：将表征学习和分类器学习分开
一文浅谈内容传递网络（CDN）
关键词：fpga，verilog hdl，层次设计方法，直接地址操作
1 引 言
fpga（现场可编程门阵列）的出现，改变了数字系统设计方法、增强了设计的灵活性，同时，在基于芯片的设计中可以减少芯片数量，缩小系统体积，降低能源消耗，提高系统的性能指标和可靠性，在实时监控方面有广泛的应用。
isd语音芯片采用dast（直接模拟存储技术），直接存储模拟信号，因而减少了失真，提高了录、放音质量，本文所用的isd2560系列具有抗断电、音质好、使用方便、录放时间长等优点。然而，在产品应用中，大多数系统只利用了isd芯片提供的无需地址的工作模式（共有6种），这些操作模式实时性差、地址控制精度不高、操作不灵活。本文从另一个角度论述了基于fpga的isd语音芯片的设计开发。
2 isd语音芯片
isd语音芯片目前有isd1000、isd1100、isd1200／1400、isd2500、isd3340和isd4000系列，本设计采用的是2500系列中的isd2560芯片。isd2560具有10个地址输入端，寻址能力可达1024位，前600个地址用于直接存取语音，地址600～767未使用，地址768～1024为工作模式选择用，因此最多能分600段；设有ovf（溢出）端，便于多个器件级联；单片存储时间为60秒，直接存储模拟语音信号。
isd芯片的地址以信息段为基本组成单元，只要在分段录、放音操作前（不少于300ns），给地址a0～a9赋值，录音及放音功能均会从设定的起始地址开始，录音结束由停止键操作决定，芯片内部自动在该段的结束位置插入结束标志（eom）；而放音时芯片遇到eom标志即自动停止放音。
3 硬件构成及实现方案
利用fpga的可编程特性实现对isd2560芯片的直接地址操作，从而实现按地址位录音、放音的功能，提高芯片存储空间的利用率，并能自由选择存储地址；本文选择xilinx（全球最大的可编程器件供应商）的spartan xl系列芯片，利用veriloghdl语言编程设计，采用层次设计方法实现。
verilog hdl是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。
3．1 设计思路
isd2560芯片存储时间是60秒，内部有480k字节的eprom存储单元，划分为600个地址单元，可以算出对于每一个地址单元的存储空间是480k÷600＝800字节，对应的录放时间是100ms；同时，isd2560内部的地址位从0～599对应这600个地址单元，其它地址位则在操作模式或按键模式中使用。可见，芯片内部上下段之间在存储空间上不连续，但在地址上具有连续性。所以，isd芯片内部的地址可采用定时计数器的方法获得，并可采用直接地址法提取此地址段，实现实时控制、自由存储。3．2 系统总体结构设计（顶层设计）
基于fpga的isd2560语音芯片的设计开发主要完成两个功能：（1）触发或停止fpga内部定时计数器计数，并将计数结果存入fpga的内部存储器中；（2）利用直接地址法，提取用于isd芯片录、放音所需地址。
本系统是基于xilinx foundation 3．0平台开发的，其框图如图1所示，其中：
record模块用于处理录音和停止录音的操作，产生触发或停止定时计数器的信号以及录音时片选信号；
time模块利用fpga的内部时钟模块最高频率产生频率为10hz的信号作为计数器的时钟；为了提高系统的精确性，也可以通过外加时钟的办法实现。
counter模块为定时计数器，它利用周期为100ms的时钟脉冲，根据录音长短算出isd芯片地址位，并发送到存储器，其verilog hdl语言编程实现如下：
p／r模块产生整个电路录、放音的选择信号；playaddr模块完成放音地址的产生；
play模块将在放音时产生一个由高到低的脉冲作为片选信号；
rom10模块完成了存储器的功能，存储10位isd芯片地址，并按照playaddr产生的地址直接提取isd芯片地址，其verilog hdl语言编程实现如下：
module roml (addr,play,addrl,result,dataout,
u7模块由p／r模块的输出信号来选择输出。
3．3 系统实现
工作时序如下：
录音：pd低电平，p／r低电平，ce低电平，开始录音，ce变高电平，录音停止。放音：pd低电平，p／r变高电平，给ce一个由高到低的脉冲，开始放音，到第一个eom处放音停止。放音时，若给ce低电平，则芯片持续放音，直到芯片存储空间末尾。如图2所示（图2为经综合后的时序仿真结果）。
3．4 fpga的实现
本设计选用xilinx公司fpga产品s05xlpg84。整个设计采用verilog hdl语言描述，在xilinxfoundation 3．0平台上完成了系统的仿真、综合、映射、布局。在后仿真结果正确后，通过器件编程（即通过编程电缆将设计下载到实际芯片中）进行系统调试，直至最后实现。
在实践过程中，我们还设计了译码器，将地址码译成led码，从而通过三个led显示地址位。可见，实际应用中还可以根据实际需要做进一步的设计开发，满足复杂操作或实时系统应用的要求。
4 结束语
本文介绍了一种基于fpga的isd语音芯片的设计开发过程，所设计的电路在实际应用中取得
很好的效果、能够明确语音段在存储器中的精确地址，了解语音存储器中语音信息的存储情况，且外围电路元件少、体积小、易于再次开发或改进电路。
参考文献
1 j．bhasker著．verilog hdl硬件描述语言．北京：机械工业出版社，2000，7
2 张 亮编著．数字电路设计与verilog hdl．北京：人民邮电出版社，2000，10
越来越多的企业在招聘场景中采用AI技术辅助面试
顶级智能制造平台：ThingWorx工业创新平台
Microchip 宣布推出基于COTS的宇航级抗辐射电源转换器
电阻的作用
使用远距离支援干扰系统对制导导弹干扰的机理分析
基于FPGA的ISD语音芯片的设计开发
工信部：5G流量单价两年降46%
瑞萨电子宣布将会与初创公司Dibotics合作 共同开发车规级的嵌入式激光雷达处理器
赛灵思新一代闪存存储解决方案为新一代云数据中心奠定基础
同样是备份，云备份、数据中心的备份有什么区别
Marvell将为苹果HomeKit发布专用软件开发套件
谷歌为Android用户推出手机自动备份功能
2016人工智能风起云涌 中国热土有望孕育独角兽
教你辨别新品笔记本CPU
智慧矿山：智能刮板机监测系统助力采矿行业高效安全运营
智驾科技MAXIEYE为用户带来更智慧“点对点”智能驾驶体验
区块链“无需信任”？并没有消除信任
YBB00112004-2015预灌封注射器组合件(带注射针)测试仪
一种新型解决方案：将表征学习和分类器学习分开
一文浅谈内容传递网络（CDN）