光电子集成和Co-Packaged共封装技术解析

光电子集成和co-packaged共封装技术
在过去的 10 年中，通过提高调制阶数（从 qpsk 到 16qam 再到 64qam）以及提高光电设备支持的波特率，我们看到单位波长的容量在迅速增加。然而，超过 64qam 的相干调制阶数后，由于波长范围缩小，可实现的性能不足以满足目标应用的需要。
因此，提高波特率被视为增加单位波长容量的主要手段。这就需要以创新和更具成本效益的方式，来提供更高的波特率解决方案，以及先进的封装技术。比如说光电子集成和co-packaged共封装技术，以减小组件的尺寸和功耗，同时提高其性能。
光电子集成通常是指在单个芯片上集成多种光学功能的过程，例如在光子集成电路（pic）中实现大量的光学和光电子功能。而co-packaged共封装技术则是将多个芯片集成到一个封装中，然后再进一步集成到收发器模块中。这样做的主要好处是，在制造过程中可以将其视为具有更多功能的单个组件。光电子集成特别是通过硅光子技术，实现了相干收发器的微型化。
显示了相干收发器的尺寸是如何在几代产品中大幅缩小的。利用这些技术，每一代新产品都能在提高容量的同时降低功耗和尺寸。
光电集成和co-packaging封装的三大优势
1 降低功耗
数据中心的运行需要消耗大量电力，光电子集成和先进封装有助于降低用于跨网络传输数据的相干模块的功耗，半导体封装技术基础详解。
将多个器件封装到一个紧凑型组件中的好处意味着接口更少，并能支持每通道更高的速率。也从根本上消除了 pcb 在路由高速信号电气补偿上所消耗的功率。例如，下图所示通过将跨阻抗放大器 (tia) 和驱动器芯片与基于硅光子技术的 pic 共同设计和共同封装在与数字信号处理器 (dsp) asic 相同的基板上，可以省去 dac 终端，从而将 dac 功耗降低 35%。
2 减小尺寸
硅光子技术
硅光子技术使用硅作为光学介质，并利用 cmos 制造加工技术，可在单个器件中更紧密地单片集成多种光学功能。传统光学系统使用许多分立器件，而硅光子技术可将所有这些器件集成到一个硅芯片上，从而减小了体积。硅光子技术是实现上图所示尺寸大幅减小的关键因素。
元件堆叠
在元件堆叠中，dsp 和 pic 紧密地共同封装在同一基板上，高速调制器驱动器和 tia 元件堆叠在 pic 上，这也缩小了尺寸。元件堆叠是电子制造工艺中广泛采用的一种工艺，现在也被应用到光电子技术制造中。
共封装和控制集成电路
通过共封装技术将功能和控制集成电路集成在一起，可以减小尺寸。更小的器件可以在相同的外形尺寸和功耗范围内实现更多的功能，也可以在更小的外形尺寸内实现与上一代产品相同的功能和功耗。
3 增加容量
增加dsp容量
随着网络容量需求的不断增加，网络运营商面临的挑战是如何部署既能满足容量需求，又兼顾功耗、尺寸和成本效益的解决方案。高速光电子集成和先进的封装可以通过最先进的 dsp 实现大容量传输。
提高波特率
通过减少支持特定传输容量所需的光学器件数量，提高波特率一直是实现更具成本效益的光网络的有效方法。通过将波特率提高一倍，我们可以在更大的范围内支持每载波两倍的容量。这种方法提供了一种简单、可扩展的途径，可在现有和新网络架构所需的更大范围内支持更高的每载波容量。
来源：通信百科