关于ARC算法的数据压缩技术和实现
航天技术的发展，对遥测系统的性能要求越来越高。飞行器复杂程度的加大、测量参数种类的增多、数据量的增大、测量实时性的增强使传统有限传输信道容量的遥测系统面临巨大挑战。为此，可以通过采用数据压缩技术，有效地提高信道利用率，减少遥测数据的传输时间和存储空间，增强遥测数据的实时性和吞吐率。
设计的数据压缩器以fpga为控制单元，用dsp实现数据压缩，可将6路模拟信号采集并压缩，再经长线发送至数据接收器。实现硬件模块化、功能软件化设计，依靠fpga的并行执行特性，结合高速dsp通信，可靠地完成被测信号的采集、压缩功能。在保证系统可靠性的同时节省系统的开发成本，提高了系统的可重构性［1-2］。
1 数据压缩器的总体设计
数据压缩器基于fpga和dsp的硬件平台，将待压缩的6路模拟信号经过调理后输入给a/d转换器进行量化，fpga将量化结果写入其内部fifo（first in first out）缓存中。dsp通过判断fifo的半满信号读取数据，并根据通道号把数据流分配到6个分组缓存区，当其中任一分组缓存区满2 kb时，就进行一次压缩，压缩后的数据被存入缓存器中。
当缓存器半满时，dsp将压缩后的数据串行发送至fpga，fpga根据接口的通信协议再把压缩数据发送给数据接收器，以保证压缩数据传输的实时性。压缩器的总体设计方案如图1所示［3-5］。
2 硬件及实现原理
2.1 控制单元的选型
fpga采用xilinx公司的低成本产品xc3s200an。其包含丰富的block ram资源，可利用ip核建立内部fifo，以便于数据缓存。xc3s200an内部含有4 mb大小的flash，可以存储fpga程序。dsp是执行数据压缩的核心单元器件，选型时在考虑处理速度的同时，还要兼顾其与其他设备的接口匹配能力。选用ti公司的tms320c6416高性能dsp，其cpu工作主频达到600 mhz，内含容量为1 mb的ram内存，同时可通过外部存储器接口（emif）、多通道缓存串口（mcbsp）等外设接口与fpga及存储器连接。
2.2 信号采集电路设计
设计要实现对6个通道的信号进行每通道30 khz、8位分辨率的采样，相当于总采样率180 khz。选用ti公司的16位、250 ks/s、6通道同步采样模数转换器ads8365，能够满足要求［2］。为了保证模拟信号能被正确量化，先采用运算放大器opa4340对信号进行电压跟随，再由fpga控制ads8365进行采样。
通过在fpga内部建立fir滤波器ip核对采集到的数据进行数字滤波，随后将其低13位并置3位通道编号发送给dsp。dsp工作频率通常能达到几百兆赫兹，但fpga的工作频率仅为几十兆赫兹，所以fpga要将数据先缓存在其内部fifo，便于dsp读取［6-8］。信号调理电路如图2所示。
2.3 dsp的通信接口设计
dsp从fpga中读取采样数据进行压缩，再将压缩后数据发回fpga，由fpga进行编码后发送到数据接收器。由于数据压缩需要较大的处理空间，而dsp内部存储空间有限，为防止在数据压缩期间内采样数据和压缩结果因不能及时传送而丢失，故在数据输入、输出接口之间设计了缓存单元。采样数据输入缓存可用fpga内部fifo承担，考虑到fpga内部ram资源有限，仅能搭建容量较小的fifo，而需要的是大容量数据输出缓存单元。
因此，设计中dsp的外部存储采用64 mb容量，能够缓存1 mb压缩数据，64位数据宽度的同步动态随机存储器（sdram）mt48lc2m32b2tg芯片。dsp在采集数据时的数据通信操作较复杂，如果按照外设的器件手册编程实现对其控制效率太低，而用dsp的外部存储器接口emifa可极大地简化操作过程，将采集数据fifo映射到emifa的ce2空间；
将sdram映射到ce0空间，只需设置dsp的emifa相关寄存器参数即可实现数据通信。同样可通过设置dsp的mcbsp相关寄存器参数来完成压缩后数据的发送［9-11］。连接如图3所示。
3 逻辑控制
3.1 fpga逻辑设计
压缩器中，fpga作为控制单元，完成6路模拟信号采集的逻辑控制、数据传输控制以及与dsp的数据传输。如图4所示，fpga逻辑功能可划分为4个模块，分别为信号采集模块、数据输入缓存模块、dsp通信模块和数据输出模块。其中数据输入、输出缓存模块的实现，可通过调用fpga的ip核设置参数生成相应容量的fifo来完成。
3.2 dsp程序设计
dsp程序模块主要完成模拟信号的压缩处理。dsp的程序包括模拟数据的预处理、模拟数据的压缩以及与外部存储器的通信等。dsp程序流程图如图5所示［12-14］。
tms320c6416在上电启动或者复位后，dsp程序从flash中加载并启动，完成系统的初始化以及各个参数的设置，然后进入主函数、初始化csl函数库、mcbsp、可编程输入输出接口（gpio）等相关中断寄存器和内部fifo。当tms320c6416检测到输入fifo半满信号，dsp从输入fifo中读取模拟信号的量化值，当sbuf中有待处理标志时，
dsp启动arc编码开始数据压缩，arc编码将返回压缩后的数据长度，如果压缩后的数据长度比压缩前的小，dsp将压缩后数据写入内部数据发送缓存器，反之则将压缩前的数据直接写入。同时dsp不断监测内部缓存的状态与外部输出fifo中数据状态，当内部fifo数据量大于512 b，同时外部fifo不半满，dsp从内部fifo取出数据启动msbsp传输，将压缩后的数据发送到fpga。
3.3 无损压缩算法及实现
通过试验，比较arc、winzip、winrar、字典编码等常用的数据无损压缩算法的压缩结果。在压缩去除率、压缩速度以及稳定性等各方面综合分析后，最终采用arc编码。arc编码采用依次递推方式，对全序列连续编码。arc算法不是依据每个信源符号单独映射后编码，而是将整个信号符号序列全部映射到实数轴上（0，1）区间内的一个子区间内，子区间长度等于该序列的概率。
当整个序列映射完毕，就可以用一个概率值表示，可以在子区间内选择一个有代表性的介于0和1之间的二进制小数作为实际的arc编码输出，从而实现高效编码。例如，算术编码对某条输入信号序列的输出为1011001111，它表示小数0.101100111，即十进制数0.72。在vc中编译调试后，再将算法移植到dsp开发平台ccs3.3上继续编译直到通过［15-16］。
4 测试结果
数据压缩器地面测试台是专门用来对数据压缩器进行单元测试的，它可以完全地模拟数据压缩器在实际环境下的电气工作环境。地面测试台通过电缆传输到压缩器信号输入接口，压缩器采集处理完毕，把数据通过422接口回传到地面测试台，测试台将接收到的数据通过usb接口存储到计算机以便事后分析处理。测试系统结构图如图6所示。
对采集到的6组遥测信号利用arc算法进行32 min无损压缩，测试得到162.8 mb的数据。可得压缩去除率为：
1-162.8 mb/（6×30 khz×8 bit×32×60 s）=52.9%
压缩过程中sdram的最大占用比例为55%。通过matlab工具，对一路压缩前的原始数据和解压还原后数据进行频域分析，图7和图8分别为两者的幅频特性图，横轴为频率值，纵轴为幅值。实测噪声的主要频率分布在1~2 khz的范围内，解压后，由于前端滤波器的作用，频率大于10 khz的部分基本被滤掉，但数据主要成分基本保持下来，能比较真实地反映数据的实际分布情况。
通过对比，可以看出原始数据与解压后数据具有一致性，压缩器的压缩性能良好，可以较好地完成数据压缩任务，而且在设计指标上考虑了一定冗余量，提高了压缩装置的可靠性，减轻遥测系统的传输带宽压力。
为有效降低遥测速变数据单信道容量，从而在有限的带宽中增加更多的测试通道和测试参数，提高带宽利用率，通过对压缩机理的研究、压缩算法的比较及相关硬件的设计，总体上实现了遥测噪声数据的无损压缩。通过单元测试，充分验证了所设计的遥测噪声数据无损压缩装置的正确性与可靠性。数据无损压缩对当前许多应用领域都产生了深远的影响，特别是在航天遥测领域，意义重大。
针对目前的研究情况，进一步需改进的问题包括：（1）数据采集部分可以在现有遥测噪声数据采集的基础上，结合fpga的高性能和ad器件的更新，增加提高数据采集路数，提高采集速率和精度。（2）优化arc编码方式。可以结合其他的算法，实现算法自适应以增强数据处理适应能力，进一步提高压缩器性能。（3）推广技术的使用范围，比如应用在数据采编、存储等各个领域，以节省数据存储容量开销。
北汽集团和国网电动汽车携手促进四大支点构建电动车能源网
2022年哪款蓝牙耳机好？年度十款好用的蓝牙耳机盘点
百度和阿里量子实验室捐赠及研究进展
加速新赛道固态半导体器件破茧而出—LED芯片技术
ICL7660典型应用电路图
关于ARC算法的数据压缩技术和实现
激光锡球喷射焊接的原理和优点
Vivo 新技术面世，探测点数量是 iPhone X面部识别技术的10 倍
血手幽灵P93光微动5K彩漫鼠评测 从颜值我们就能感知这款鼠标的与众不同
采用芯片BISS0001的热释电红外传感器电路
工控机的特点和用途是什么
ROHM开发出输出电压更稳定且非常适用于冗余电源的小型一次侧LDO
公用池化包Commons Pool 2
iPhone12 mini/Pro Max国行版今日发售
电力系统如果被黑客入侵了会造成什么样的后果
法拉电容器怎么充电？为什么法拉电容器能够快速大容量充放电？
特斯拉上海超级工厂即将投产国产Model 3 特斯拉第一季度营收45.41亿
5G商用时代，AR/VR/高清视频或将成为重点发展对象
微型计算机系统的组成
开关插座“位、控和极”的含义是什么
设计的数据压缩器以fpga为控制单元，用dsp实现数据压缩，可将6路模拟信号采集并压缩，再经长线发送至数据接收器。实现硬件模块化、功能软件化设计，依靠fpga的并行执行特性，结合高速dsp通信，可靠地完成被测信号的采集、压缩功能。在保证系统可靠性的同时节省系统的开发成本，提高了系统的可重构性［1-2］。
1 数据压缩器的总体设计
数据压缩器基于fpga和dsp的硬件平台，将待压缩的6路模拟信号经过调理后输入给a/d转换器进行量化，fpga将量化结果写入其内部fifo（first in first out）缓存中。dsp通过判断fifo的半满信号读取数据，并根据通道号把数据流分配到6个分组缓存区，当其中任一分组缓存区满2 kb时，就进行一次压缩，压缩后的数据被存入缓存器中。
当缓存器半满时，dsp将压缩后的数据串行发送至fpga，fpga根据接口的通信协议再把压缩数据发送给数据接收器，以保证压缩数据传输的实时性。压缩器的总体设计方案如图1所示［3-5］。
2 硬件及实现原理
2.1 控制单元的选型
fpga采用xilinx公司的低成本产品xc3s200an。其包含丰富的block ram资源，可利用ip核建立内部fifo，以便于数据缓存。xc3s200an内部含有4 mb大小的flash，可以存储fpga程序。dsp是执行数据压缩的核心单元器件，选型时在考虑处理速度的同时，还要兼顾其与其他设备的接口匹配能力。选用ti公司的tms320c6416高性能dsp，其cpu工作主频达到600 mhz，内含容量为1 mb的ram内存，同时可通过外部存储器接口（emif）、多通道缓存串口（mcbsp）等外设接口与fpga及存储器连接。
2.2 信号采集电路设计
设计要实现对6个通道的信号进行每通道30 khz、8位分辨率的采样，相当于总采样率180 khz。选用ti公司的16位、250 ks/s、6通道同步采样模数转换器ads8365，能够满足要求［2］。为了保证模拟信号能被正确量化，先采用运算放大器opa4340对信号进行电压跟随，再由fpga控制ads8365进行采样。
通过在fpga内部建立fir滤波器ip核对采集到的数据进行数字滤波，随后将其低13位并置3位通道编号发送给dsp。dsp工作频率通常能达到几百兆赫兹，但fpga的工作频率仅为几十兆赫兹，所以fpga要将数据先缓存在其内部fifo，便于dsp读取［6-8］。信号调理电路如图2所示。
2.3 dsp的通信接口设计
dsp从fpga中读取采样数据进行压缩，再将压缩后数据发回fpga，由fpga进行编码后发送到数据接收器。由于数据压缩需要较大的处理空间，而dsp内部存储空间有限，为防止在数据压缩期间内采样数据和压缩结果因不能及时传送而丢失，故在数据输入、输出接口之间设计了缓存单元。采样数据输入缓存可用fpga内部fifo承担，考虑到fpga内部ram资源有限，仅能搭建容量较小的fifo，而需要的是大容量数据输出缓存单元。
因此，设计中dsp的外部存储采用64 mb容量，能够缓存1 mb压缩数据，64位数据宽度的同步动态随机存储器（sdram）mt48lc2m32b2tg芯片。dsp在采集数据时的数据通信操作较复杂，如果按照外设的器件手册编程实现对其控制效率太低，而用dsp的外部存储器接口emifa可极大地简化操作过程，将采集数据fifo映射到emifa的ce2空间；
将sdram映射到ce0空间，只需设置dsp的emifa相关寄存器参数即可实现数据通信。同样可通过设置dsp的mcbsp相关寄存器参数来完成压缩后数据的发送［9-11］。连接如图3所示。
3 逻辑控制
3.1 fpga逻辑设计
压缩器中，fpga作为控制单元，完成6路模拟信号采集的逻辑控制、数据传输控制以及与dsp的数据传输。如图4所示，fpga逻辑功能可划分为4个模块，分别为信号采集模块、数据输入缓存模块、dsp通信模块和数据输出模块。其中数据输入、输出缓存模块的实现，可通过调用fpga的ip核设置参数生成相应容量的fifo来完成。
3.2 dsp程序设计
dsp程序模块主要完成模拟信号的压缩处理。dsp的程序包括模拟数据的预处理、模拟数据的压缩以及与外部存储器的通信等。dsp程序流程图如图5所示［12-14］。
tms320c6416在上电启动或者复位后，dsp程序从flash中加载并启动，完成系统的初始化以及各个参数的设置，然后进入主函数、初始化csl函数库、mcbsp、可编程输入输出接口（gpio）等相关中断寄存器和内部fifo。当tms320c6416检测到输入fifo半满信号，dsp从输入fifo中读取模拟信号的量化值，当sbuf中有待处理标志时，
dsp启动arc编码开始数据压缩，arc编码将返回压缩后的数据长度，如果压缩后的数据长度比压缩前的小，dsp将压缩后数据写入内部数据发送缓存器，反之则将压缩前的数据直接写入。同时dsp不断监测内部缓存的状态与外部输出fifo中数据状态，当内部fifo数据量大于512 b，同时外部fifo不半满，dsp从内部fifo取出数据启动msbsp传输，将压缩后的数据发送到fpga。
3.3 无损压缩算法及实现
通过试验，比较arc、winzip、winrar、字典编码等常用的数据无损压缩算法的压缩结果。在压缩去除率、压缩速度以及稳定性等各方面综合分析后，最终采用arc编码。arc编码采用依次递推方式，对全序列连续编码。arc算法不是依据每个信源符号单独映射后编码，而是将整个信号符号序列全部映射到实数轴上（0，1）区间内的一个子区间内，子区间长度等于该序列的概率。
当整个序列映射完毕，就可以用一个概率值表示，可以在子区间内选择一个有代表性的介于0和1之间的二进制小数作为实际的arc编码输出，从而实现高效编码。例如，算术编码对某条输入信号序列的输出为1011001111，它表示小数0.101100111，即十进制数0.72。在vc中编译调试后，再将算法移植到dsp开发平台ccs3.3上继续编译直到通过［15-16］。
4 测试结果
数据压缩器地面测试台是专门用来对数据压缩器进行单元测试的，它可以完全地模拟数据压缩器在实际环境下的电气工作环境。地面测试台通过电缆传输到压缩器信号输入接口，压缩器采集处理完毕，把数据通过422接口回传到地面测试台，测试台将接收到的数据通过usb接口存储到计算机以便事后分析处理。测试系统结构图如图6所示。
对采集到的6组遥测信号利用arc算法进行32 min无损压缩，测试得到162.8 mb的数据。可得压缩去除率为：
1-162.8 mb/（6×30 khz×8 bit×32×60 s）=52.9%
压缩过程中sdram的最大占用比例为55%。通过matlab工具，对一路压缩前的原始数据和解压还原后数据进行频域分析，图7和图8分别为两者的幅频特性图，横轴为频率值，纵轴为幅值。实测噪声的主要频率分布在1~2 khz的范围内，解压后，由于前端滤波器的作用，频率大于10 khz的部分基本被滤掉，但数据主要成分基本保持下来，能比较真实地反映数据的实际分布情况。
通过对比，可以看出原始数据与解压后数据具有一致性，压缩器的压缩性能良好，可以较好地完成数据压缩任务，而且在设计指标上考虑了一定冗余量，提高了压缩装置的可靠性，减轻遥测系统的传输带宽压力。
为有效降低遥测速变数据单信道容量，从而在有限的带宽中增加更多的测试通道和测试参数，提高带宽利用率，通过对压缩机理的研究、压缩算法的比较及相关硬件的设计，总体上实现了遥测噪声数据的无损压缩。通过单元测试，充分验证了所设计的遥测噪声数据无损压缩装置的正确性与可靠性。数据无损压缩对当前许多应用领域都产生了深远的影响，特别是在航天遥测领域，意义重大。
针对目前的研究情况，进一步需改进的问题包括：（1）数据采集部分可以在现有遥测噪声数据采集的基础上，结合fpga的高性能和ad器件的更新，增加提高数据采集路数，提高采集速率和精度。（2）优化arc编码方式。可以结合其他的算法，实现算法自适应以增强数据处理适应能力，进一步提高压缩器性能。（3）推广技术的使用范围，比如应用在数据采编、存储等各个领域，以节省数据存储容量开销。
北汽集团和国网电动汽车携手促进四大支点构建电动车能源网
2022年哪款蓝牙耳机好？年度十款好用的蓝牙耳机盘点
百度和阿里量子实验室捐赠及研究进展
加速新赛道固态半导体器件破茧而出—LED芯片技术
ICL7660典型应用电路图
关于ARC算法的数据压缩技术和实现
激光锡球喷射焊接的原理和优点
Vivo 新技术面世，探测点数量是 iPhone X面部识别技术的10 倍
血手幽灵P93光微动5K彩漫鼠评测 从颜值我们就能感知这款鼠标的与众不同
采用芯片BISS0001的热释电红外传感器电路
工控机的特点和用途是什么
ROHM开发出输出电压更稳定且非常适用于冗余电源的小型一次侧LDO
公用池化包Commons Pool 2
iPhone12 mini/Pro Max国行版今日发售
电力系统如果被黑客入侵了会造成什么样的后果
法拉电容器怎么充电？为什么法拉电容器能够快速大容量充放电？
特斯拉上海超级工厂即将投产国产Model 3 特斯拉第一季度营收45.41亿
5G商用时代，AR/VR/高清视频或将成为重点发展对象
微型计算机系统的组成
开关插座“位、控和极”的含义是什么