I/O单元的结构说明 简单介绍几种数字I/O单元
一、i/o 单元的结构：
• i/o pad 包括压焊块，电路，电源线和地线。
• 压焊块 pad 用于金线连接芯片与封装管座，通常为几十微米的矩形； 因此，为了防止金线短路， 要求 pad 之间要有最小距离，具体数值取决于封装形式 。
• 大部分 i/o pad 都是以标准单元的结构形式出现，有一套 i/o 库，和 std cell 一样，通常具有等高不等宽的形状。
（有的地方 pad 是指单独的压焊块，有的地方 pad 是指整个 i/o 单元； 需注意区分，一般用 bounding pad 指前者，pad 指后者）
1.1 一套基本的 i/o 库提供以下几种 i/o pad
1.给 pad 供电的 pad，例如：pad_vdd，pad_vss；
2.给 core 供电的 pad，例如：vdd，vss（如果存在多个 vdd domain，还有 avdd，avss 之类的 pad）；
3.模拟信号的 pad，例如 anin(analog 的 pad 一般就是一块铁片，有的 vendor 推荐用户可以自己基于要求自己再加上一定的 esd 保护电路)；
4.数字信号的 pad，一般有 input 和 output 的区别，里面还有包括 level shifter，buffers 之类的数字电路。
1.2 i/o 单元中的电路：
从功能上来讲 ，电路部分的作用有几方面：esd 保护，level shifter，施密特触发器，还有提供电源环路等；
对外：提供驱动； 外界的电容相对来说很大，例如一个示波器的探头电容是 10pf，仅仅靠芯片内部电路是无法驱动的；
对内：提供内外的隔离和输入保护功能； 最主要的就是 esd 保护；
电路又可分为 pre-driver 和 post-drive：
pre-driver 就是 core 电压部分，一般为低压 1.0v，一般叫 vdd/vss；
post-driver 为 pad 上高压部分，即 3.3v，提供大的驱动能力和 esd 保护； tsmc 叫 vddpst/vsspst，smic 叫 vddh/vssd；
i/o 上都有两种高电压，通过 level shift 实现电压转换； 具体的电压值取决于工艺。
二、简单介绍几种数字 i/o 单元
• 输入 i/o pad
• 输出 i/o pad：倒相输出，倒相链输出
• 其他 i/o pad：同相输出，三态输出 i/o pad，开漏输出单元
• 输入输出i/o pad
2.1 输入单元：承担对内部电路的保护
主要目的是 esd 保护，esd 保护的基本思想：
1.让静电通过一个低阻抗的并联通道进行放电，同时将 esd 电压钳制在一个足够低的电平，从而避免金属互联线烧毁或者栅氧化层击穿；
2.输入保护分为单二极管、电阻结构和双二极管、电阻结构、还可以利用 pn 结的反向击穿特性； 3.正向偏置的二极管或者反向偏置的二极管都可以作为 esd 防护器件；
2.1.2 单二极管+电阻结构的 esd 保护电路:
瞬态高电压有可能是正的，也有可能是负的； pn结的阳极 p 区接地，阴极 n 区接内部电路；
如果此时一个来了一个负的高电压，通过 pn 结直接到地； 如果此时来了一个正的高电压，pn 结被反向击穿后形成泄放路径；
2.1.2 双二极管+电阻结构的 esd 保护电路：
负的高电压通过 d2 泄放，正的高电压通过 d1 泄放。
隔离环用于防止 latch up； 关于latch up可以参考之前的一篇文章。
2.2 输出单元
输出单元的主要作用是提供一定的驱动能力； 此外，还承担一定的逻辑功能，单元具有一定的可操作性；
主要的输出单元包括：倒相输出、同相输出、三态输出、以及金属掩膜编程的输入输出单元（不同的控制信号下，既可以做输入也可以做输出单元）；
大驱动意味着对外部电路充电速度更快，也就需要大电流；mos 管的电流方程如下图：
宽长比就是我们可以很方便操作的东西，大尺寸，也就是大的宽长比的 mos 管可以提供一个大电流；
对于细长的条栅 mos 管来说，不仅在栅下存在明显的寄生电容，同时较长的栅也会引入寄生电阻；将原来的 mos 管拆分成多个并联的小的 mos 管，并且使他们源漏共用，得到最终的版图；
2.2.1 倒相输出的 i/o pad
内部电路通过一级反相器驱动，连接到 pad 上；
考虑输出单元的速度时，大尺寸电路的设计需要考虑前级驱动问题。
如果只用一级反相器带大电容负载，就需要大尺寸的反相器，那么其输入电容 cg 很大，内部电路最后一级的负载电容就会很大；因此就算一级反相器可以驱动后面的电路，延迟也会非常大。
反相器内部电阻是 r0，外部负载电容是 cl；
r*c 称为 rc 时间常数；τ 为一个标准反相器的时间常数；令 y=cl/c0
那么此时这个一级反相器的时间常数 ttol = r0cl = (cl/c0)r0c0 = yτ
2.2.2 带大电容负载时的倒相器链驱动结构
采用 n 级倒相器链驱动，每一级都比上一级驱动能力大 f 倍：
对于倒相器链中的一级来说，下一级驱动能力大 f 倍，意味着输出电容为原来的 f 倍，电阻变为原来的 f/1；
因此，τ = r0*fcg = fτ
再看后面一级，τ = (r0/f)*(f2cg) = fτ；
倒相器链中每一级的时间常数都是 fτ；
因此，总的倒相器链的时间常数为ttol = n*fτ (1)
由于每一级的驱动能力相比前一级放大了 n 倍，n 级就放大了 fn 倍，所以，fn = cl/cg = y (2)
由上述两式可得 ttol = （f/lnf）τlny
从仿真结果可以看到，并不是任何情况下都适合采用倒相器链；并且采用倒相器链时，f 也不是越大越好；
2.3 其他 i/o pad
2.3.1 同相输出 i/o pad
“倒相+倒相”，或采用偶数级的倒相器链
2.3.2 三态输出 i/o pad
类似于三态门； 三态输出可用于总线上，一条总线上如果挂了 n 个门，不是每个门都可以去用这个总线的，当一个门用的时候其他门必须跟总线断开；
d 端是数据，c 端是控制信号；
当控制信号为 0 的时候，与非门的输出为 1；控制信号经过一个反相器，以及一个或非门后输出为 0；此时，对于 m1 这个 pmos 和 m2 这个 nmos 来说都不导通，因此 pad 和内部电路完全不导通，呈现高阻态；
当控制信号 c=1 时，此时与非门、或非门作用都是一个反相器；
若 d=0，则 m1 不导通，m2 导通，此时输出 0
若 d=1，则 m1 导通，m2 不导通，此时输出 1
2.3.3 开漏输出单元
n 个开漏器件并联，接一个上拉网络，可以完成线与的功能；
也就是只有 a1-an 输出都为 1 的时候，该电路的输出才为 1；只要 a1-an 其中一个输出为 0，则电路输出为 0。
2.4 输入输出单元
可编程的输入输出单元
直接看这个单元的电路是不完整的，需要靠不同的连线使其变成输入或者输出单元；
上方是属于输入电路的，二极管提供 esd 保护，但是还并未和 pad 连接； 下方是属于输出电路； 具体的功能取决于怎么连线；
• 二极管和 pad 连接； m1 和 m3 的 sd 短接，相当于二极管； b 端 floating，m2 和 m4 不发挥任何作用，此时相当于一个输入单元；
• 作为输出单元时的电路图
更常用的是输入输出单元是通过控制信号去切换具体的功能
s/w 和 c 作为控制端
个人觉得，框出来的地方应该写成：d=0 时，m3 截止，m4 导通，输出为 0；d=1 时，m3 导通，m4 截止，输出为 1；
三、关于i/o pad一些其他基本概念
3.1 i/o pad 的摆放方式（inline/ staggered）：
对于面积有限，单层的 inline pad ring 放不下，可以使用 staggered 的方式，也就是下面右图里面那种交叉摆放的方式。
对于 inline 的摆放方式，pad 之间的最小 pitch 取决于不同的 foundary 和工艺。
对于 staggered 的摆放方式，inner 和 outer bounding pad 相互交错，可以摆放更多的 pad，代价是每一个 pad 的平均高度增加了。
3.2 pad limited 和 core limited design
区别在于是 pad 还是 core 区域限制了整个芯片的大小；
对于 pad limited design，pad 的尺寸更大，数量更多； 可以使用 staggered 的排列方式或者 flip chip 的封装方式；
3.3 角垫和填充垫
• corner pad也是一种physical only cell，作用是连接芯片拐角处两边的 i/o pad，连接衬底及衬底以上的各个层，使 i/o pad内部的电路形成一个电源地的供电环路，同时也使得衬底连续；
• filler pad的作用和 corner pad类似，连接两个相邻的 i/o pad的衬底以及金属层，形成一个电源地环路；
和 corner pad一样，filler pad也不是必须的，在打线和封装能够实现的情况下，可以将 i/o pad不留空隙的相邻放置，当然要保证不会有drc和lvs的违反。
3.4 i/o pad 的选择
最后，关于 i/o pad 的选择，singal pad 和 power pad 数量的计算。
Linux USB设备驱动模型查看
多方布局8K 超高清成为趋势
不给诺基亚6面子，旗舰诺8谁为它买单？
10个保护物联网设备安全的方法
一文知道压敏电阻的选用步骤
I/O单元的结构说明 简单介绍几种数字I/O单元
印度电信市场乱局尽显 看三巨头如何应对
一文带你了解交错式ADC（数据转换器）
iPhone使用的不锈钢中框，为何其他厂商不使用？不锈钢有哪些的优势？
使用PIC16F1885x CIP设计可通讯调光的大功率植物补光金卤灯电子镇流器
微软Edge浏览器将推全新分享链接页面
第1部：RepRap社区的介绍
0glasses中标中国联通集团5G创新应用专区供应商
夏普拟联手鸿海 吃东芝存储器20%股权
区块链对于数据的意义在哪里
找方案 | Semtech PerSe系列 SX9210 在 TWS 耳机上的应用
显示芯片位宽
提高晶体管开关速度的方法
三星S8和iPhone8都要取消home键 iPhone8独享全玻璃机身
怎样使用VNC在树莓派上运行远程桌面
• i/o pad 包括压焊块，电路，电源线和地线。
• 压焊块 pad 用于金线连接芯片与封装管座，通常为几十微米的矩形； 因此，为了防止金线短路， 要求 pad 之间要有最小距离，具体数值取决于封装形式 。
• 大部分 i/o pad 都是以标准单元的结构形式出现，有一套 i/o 库，和 std cell 一样，通常具有等高不等宽的形状。
（有的地方 pad 是指单独的压焊块，有的地方 pad 是指整个 i/o 单元； 需注意区分，一般用 bounding pad 指前者，pad 指后者）
1.1 一套基本的 i/o 库提供以下几种 i/o pad
1.给 pad 供电的 pad，例如：pad_vdd，pad_vss；
2.给 core 供电的 pad，例如：vdd，vss（如果存在多个 vdd domain，还有 avdd，avss 之类的 pad）；
3.模拟信号的 pad，例如 anin(analog 的 pad 一般就是一块铁片，有的 vendor 推荐用户可以自己基于要求自己再加上一定的 esd 保护电路)；
4.数字信号的 pad，一般有 input 和 output 的区别，里面还有包括 level shifter，buffers 之类的数字电路。
1.2 i/o 单元中的电路：
从功能上来讲 ，电路部分的作用有几方面：esd 保护，level shifter，施密特触发器，还有提供电源环路等；
对外：提供驱动； 外界的电容相对来说很大，例如一个示波器的探头电容是 10pf，仅仅靠芯片内部电路是无法驱动的；
对内：提供内外的隔离和输入保护功能； 最主要的就是 esd 保护；
电路又可分为 pre-driver 和 post-drive：
pre-driver 就是 core 电压部分，一般为低压 1.0v，一般叫 vdd/vss；
post-driver 为 pad 上高压部分，即 3.3v，提供大的驱动能力和 esd 保护； tsmc 叫 vddpst/vsspst，smic 叫 vddh/vssd；
i/o 上都有两种高电压，通过 level shift 实现电压转换； 具体的电压值取决于工艺。
二、简单介绍几种数字 i/o 单元
• 输入 i/o pad
• 输出 i/o pad：倒相输出，倒相链输出
• 其他 i/o pad：同相输出，三态输出 i/o pad，开漏输出单元
• 输入输出i/o pad
2.1 输入单元：承担对内部电路的保护
主要目的是 esd 保护，esd 保护的基本思想：
1.让静电通过一个低阻抗的并联通道进行放电，同时将 esd 电压钳制在一个足够低的电平，从而避免金属互联线烧毁或者栅氧化层击穿；
2.输入保护分为单二极管、电阻结构和双二极管、电阻结构、还可以利用 pn 结的反向击穿特性； 3.正向偏置的二极管或者反向偏置的二极管都可以作为 esd 防护器件；
2.1.2 单二极管+电阻结构的 esd 保护电路:
瞬态高电压有可能是正的，也有可能是负的； pn结的阳极 p 区接地，阴极 n 区接内部电路；
如果此时一个来了一个负的高电压，通过 pn 结直接到地； 如果此时来了一个正的高电压，pn 结被反向击穿后形成泄放路径；
2.1.2 双二极管+电阻结构的 esd 保护电路：
负的高电压通过 d2 泄放，正的高电压通过 d1 泄放。
隔离环用于防止 latch up； 关于latch up可以参考之前的一篇文章。
2.2 输出单元
输出单元的主要作用是提供一定的驱动能力； 此外，还承担一定的逻辑功能，单元具有一定的可操作性；
主要的输出单元包括：倒相输出、同相输出、三态输出、以及金属掩膜编程的输入输出单元（不同的控制信号下，既可以做输入也可以做输出单元）；
大驱动意味着对外部电路充电速度更快，也就需要大电流；mos 管的电流方程如下图：
宽长比就是我们可以很方便操作的东西，大尺寸，也就是大的宽长比的 mos 管可以提供一个大电流；
对于细长的条栅 mos 管来说，不仅在栅下存在明显的寄生电容，同时较长的栅也会引入寄生电阻；将原来的 mos 管拆分成多个并联的小的 mos 管，并且使他们源漏共用，得到最终的版图；
2.2.1 倒相输出的 i/o pad
内部电路通过一级反相器驱动，连接到 pad 上；
考虑输出单元的速度时，大尺寸电路的设计需要考虑前级驱动问题。
如果只用一级反相器带大电容负载，就需要大尺寸的反相器，那么其输入电容 cg 很大，内部电路最后一级的负载电容就会很大；因此就算一级反相器可以驱动后面的电路，延迟也会非常大。
反相器内部电阻是 r0，外部负载电容是 cl；
r*c 称为 rc 时间常数；τ 为一个标准反相器的时间常数；令 y=cl/c0
那么此时这个一级反相器的时间常数 ttol = r0cl = (cl/c0)r0c0 = yτ
2.2.2 带大电容负载时的倒相器链驱动结构
采用 n 级倒相器链驱动，每一级都比上一级驱动能力大 f 倍：
对于倒相器链中的一级来说，下一级驱动能力大 f 倍，意味着输出电容为原来的 f 倍，电阻变为原来的 f/1；
因此，τ = r0*fcg = fτ
再看后面一级，τ = (r0/f)*(f2cg) = fτ；
倒相器链中每一级的时间常数都是 fτ；
因此，总的倒相器链的时间常数为ttol = n*fτ (1)
由于每一级的驱动能力相比前一级放大了 n 倍，n 级就放大了 fn 倍，所以，fn = cl/cg = y (2)
由上述两式可得 ttol = （f/lnf）τlny
从仿真结果可以看到，并不是任何情况下都适合采用倒相器链；并且采用倒相器链时，f 也不是越大越好；
2.3 其他 i/o pad
2.3.1 同相输出 i/o pad
“倒相+倒相”，或采用偶数级的倒相器链
2.3.2 三态输出 i/o pad
类似于三态门； 三态输出可用于总线上，一条总线上如果挂了 n 个门，不是每个门都可以去用这个总线的，当一个门用的时候其他门必须跟总线断开；
d 端是数据，c 端是控制信号；
当控制信号为 0 的时候，与非门的输出为 1；控制信号经过一个反相器，以及一个或非门后输出为 0；此时，对于 m1 这个 pmos 和 m2 这个 nmos 来说都不导通，因此 pad 和内部电路完全不导通，呈现高阻态；
当控制信号 c=1 时，此时与非门、或非门作用都是一个反相器；
若 d=0，则 m1 不导通，m2 导通，此时输出 0
若 d=1，则 m1 导通，m2 不导通，此时输出 1
2.3.3 开漏输出单元
n 个开漏器件并联，接一个上拉网络，可以完成线与的功能；
也就是只有 a1-an 输出都为 1 的时候，该电路的输出才为 1；只要 a1-an 其中一个输出为 0，则电路输出为 0。
2.4 输入输出单元
可编程的输入输出单元
直接看这个单元的电路是不完整的，需要靠不同的连线使其变成输入或者输出单元；
上方是属于输入电路的，二极管提供 esd 保护，但是还并未和 pad 连接； 下方是属于输出电路； 具体的功能取决于怎么连线；
• 二极管和 pad 连接； m1 和 m3 的 sd 短接，相当于二极管； b 端 floating，m2 和 m4 不发挥任何作用，此时相当于一个输入单元；
• 作为输出单元时的电路图
更常用的是输入输出单元是通过控制信号去切换具体的功能
s/w 和 c 作为控制端
个人觉得，框出来的地方应该写成：d=0 时，m3 截止，m4 导通，输出为 0；d=1 时，m3 导通，m4 截止，输出为 1；
三、关于i/o pad一些其他基本概念
3.1 i/o pad 的摆放方式（inline/ staggered）：
对于面积有限，单层的 inline pad ring 放不下，可以使用 staggered 的方式，也就是下面右图里面那种交叉摆放的方式。
对于 inline 的摆放方式，pad 之间的最小 pitch 取决于不同的 foundary 和工艺。
对于 staggered 的摆放方式，inner 和 outer bounding pad 相互交错，可以摆放更多的 pad，代价是每一个 pad 的平均高度增加了。
3.2 pad limited 和 core limited design
区别在于是 pad 还是 core 区域限制了整个芯片的大小；
对于 pad limited design，pad 的尺寸更大，数量更多； 可以使用 staggered 的排列方式或者 flip chip 的封装方式；
3.3 角垫和填充垫
• corner pad也是一种physical only cell，作用是连接芯片拐角处两边的 i/o pad，连接衬底及衬底以上的各个层，使 i/o pad内部的电路形成一个电源地的供电环路，同时也使得衬底连续；
• filler pad的作用和 corner pad类似，连接两个相邻的 i/o pad的衬底以及金属层，形成一个电源地环路；
和 corner pad一样，filler pad也不是必须的，在打线和封装能够实现的情况下，可以将 i/o pad不留空隙的相邻放置，当然要保证不会有drc和lvs的违反。
3.4 i/o pad 的选择
最后，关于 i/o pad 的选择，singal pad 和 power pad 数量的计算。
Linux USB设备驱动模型查看
多方布局8K 超高清成为趋势
不给诺基亚6面子，旗舰诺8谁为它买单？
10个保护物联网设备安全的方法
一文知道压敏电阻的选用步骤
I/O单元的结构说明 简单介绍几种数字I/O单元
印度电信市场乱局尽显 看三巨头如何应对
一文带你了解交错式ADC（数据转换器）
iPhone使用的不锈钢中框，为何其他厂商不使用？不锈钢有哪些的优势？
使用PIC16F1885x CIP设计可通讯调光的大功率植物补光金卤灯电子镇流器
微软Edge浏览器将推全新分享链接页面
第1部：RepRap社区的介绍
0glasses中标中国联通集团5G创新应用专区供应商
夏普拟联手鸿海 吃东芝存储器20%股权
区块链对于数据的意义在哪里
找方案 | Semtech PerSe系列 SX9210 在 TWS 耳机上的应用
显示芯片位宽
提高晶体管开关速度的方法
三星S8和iPhone8都要取消home键 iPhone8独享全玻璃机身
怎样使用VNC在树莓派上运行远程桌面