PFC拓扑利用硅MOSFET的模块化栅极驱动方法
工程师面临着设计具有更高效率和功率密度的ac-dc电源的压力，同时满足电源谐波发射标准。“图腾柱”功率因数校正级是实现这一目标的关键工具，但使用宽带隙半导体开关的设计非常复杂，在优化控制、栅极驱动、emc、热管理等方面存在挑战。因此，使用sic或gan可以花费大量的时间和精力来获得通常令人失望的结果。
本文介绍了一种多级图腾柱pfc拓扑，该拓扑利用硅mosfet的简单性和成熟度以及一种新颖的模块化栅极驱动方法，实现了与使用宽带隙半导体的传统电路相比，通常具有相当的效率和更低的成本。
聚碳化物拓扑结构的演变
从2001年开始，欧洲的电源制造商看到了其行业的巨变，强制要求满足欧洲“emc指令”的一部分标准en 61000-3-2。该标准限制了注入回交流线路的谐波电流，用于最大额定电流为16a的设备，强制要求功率因数校正。该要求现在是全球性的，例如美国的“能源之星”指南，设定了类似的标准。
在较高功率电平下实现一致性的实用方法是使用有源pwm电路，该电路迫使绘制的线路电流接近正弦。虽然转换级可以采取不同的形式，但首选“升压”转换器，因为它可以工作到低输入交流电压并产生稳定的高压轨，其中可以有效地存储穿越能量。该“升压pfc”级最初采用线桥整流器和升压拓扑的形式，图1（左）。随着对更高效率的需求，例如在能源之星“80+”方案中，电路变得不可行，动力传动系中任何时候都导通的三个整流器的损耗过高，特别是在低线路下。提出的解决方案是“图腾柱无桥pfc”（tppfc）拓扑图1（中间），其中转换分为两个半波整流阶段。升压开关和由 q1 和 q2 交换形成的同步二极管在交流输入的交替极性上起作用。d1和d2以线路频率导通，因此动态损耗微不足道，但如图1（右）所示，它们可以被同步整流器q3和q4取代，以逐步改善传导损耗。q3 和 q4 称为“慢速”开关支路，q1 和 q2 称为“快速”支路，以高频方式切换。控制很复杂，只有有限的专用控制器选择，无论是模拟还是数字，但通过优化电感器和适当的热管理，可以保证良好的结果。
图 1.从左到右 - 简单的升压pfc，图腾柱pfc和完全同步版本。图片由博多的电力系统提供 ［pdf］
根据器件选择的不同，存在任意的低压降和传导损耗，但ttpfc电路被证明不适合在高频和高功率下使用硅超结mosfet用于快速支路。这是因为该拓扑通常在高功率水平下以连续导通模式（ccm）工作，以实现可管理的峰值电流。然而，这会导致“硬”开关，其中q1和q2的体二极管被迫导通。当它们随后被正向偏置时，硅sj-mosfets的高回收能量会在高开关频率下导致过度损耗，如果保持低频率进行补偿，则电感器尺寸和成本是不可接受的。
世行集团交换机承诺提供解决方案，但。..
宽带隙（wbg）半导体被誉为该问题的答案，sic具有低反向恢复电荷（qrr），而gan实际上没有。不过，这些器件确实存在缺点，特别是与si-mosfet相比，单位成本。sic体二极管速度很快，但仍然具有恢复电荷和一个高正向压降（约3v）。sic mosfet仍然可能存在阈值不稳定问题，需要在制造过程中以一定的成本进行筛选，并且栅极驱动需要大约18v才能完全增强，通常接近绝对最大额定值。gan器件具有低得多的栅极阈值，使其容易受到噪声的影响，并且具有仅约7v的低绝对最大栅极电压。栅极驱动至关重要，并且没有栅极氧化物，因为超过阈值，栅极电流会流动，必须加以控制。gan hemt电池也没有雪崩特性，因此过电压意味着瞬间失效。
sic和gan都具有令人印象深刻的开关速度，但在实际电路中，这使得pcb布局极其关键，并且必须减慢边沿速率，以避免难以管理的emi和寄生电感造成的破坏性电压过冲。因此，在采用wbg器件的tppfc应用中，开关频率通常低于100khz，这不仅是为了降低动态损耗和提高效率，而且还将基波设置为cispr22/32传导emi发射限值线的150khz以下。由于它们列出的缺点，并且没有wbg器件mhz开关所具有的小电感器尺寸的好处，它们的吸引力有所降低，由于缺乏封装标准化而加剧。
更好的多层次方式
还有一种替代方案 - 与wbg解决方案一样高效，但成本更低，使用标准硅mosfet - 多级tpfc（图2）。
图 2.多级图腾柱pfc阶段。图片由博多的电力系统提供 ［pdf］
在这种拓扑结构中，两个快速fet被两组四个串联的硅mosfet取代，对于400 v dc输出总线，每个fet的额定电压仅为150 v，允许使用具有非常低导通电阻和二极管反向恢复电荷的多源器件，从而产生与wbg解决方案相当的总体损耗。可以使用两组两个mosfet，但这些fet都需要额定电压为300 v，这并不常见，因此形成复合器件的两个串联连接的mosfet（例如q1和q2）一起被驱动。支路中的开关分为两组：q1、q2、q7、q8 和 q3、q4、q5、q6，每组都以反相方式驱动。当 q1 和 q2 打开时，q7 和 q8 关闭，反之亦然。同样，q5 和 q6 的驱动信号是 q3 和 q4 的驱动信号的反相版本。mosfet q3 和 q4（类似 q5 和 q6）的驱动信号的时序是 q1 和 q2（类似 q7 和 q8）的驱动信号的时序，延迟了半个开关周期。输入电流和输出总线电压的调节是通过在不同的占空比（例如，在 q1/q2 和 q3/q4 之间）对 mosfet 组进行相移调制来实现的（图 3）。
图 3. 线路电流整形和输出电压调节是通过对具有不同占空比的 mosfet 驱动器进行相移调制来实现的。图片由博多的电力系统提供 ［pdf］
电感电流图说明了多电平方法的一个主要优势 - 与传统的tppfc相比，电感器可以看到两倍的频率和一半的电压，或四分之一伏秒，这将电感尺寸减小到四分之一左右，从而带来成本和重量优势。通常，可以使用低成本的“森多斯特tm”内核。低伏秒产品也降低了差分emi，从而进一步节省了emi滤波器的尺寸和成本。
“飞线”电容 cfl 在 q2/3 和 q6/7 结之间保持一半的总线电压，如有必要，可以通过另外两个电容器和钳位二极管来确保串联对两端的电压平衡，这些电容器和钳位二极管在正常工作时不会耗散功率。二极管 d1 和 d2 在启动时将 cbulk 浪涌电流从电感器中转移出去，以避免导致高初始开关电流的磁饱和。
优化功率半导体和驱动器
八个硅mosfet和隔离式栅极驱动器可能看起来令人生畏，但耗散功率分布在整个器件中，因此它们可以很小且表面贴装。例如，在3kw设计中，它们每个功耗可能只有2.5w，因此通常采用小型5mm x 6mm“superso-8”封装，并使用pcb焊盘作为散热器。在两级wbg实施中，热量集中在可能需要引线的两个设备的热点中，例如to-247，具有额外的装配成本和可靠性问题。
传统上，栅极驱动的选项包括笨重且昂贵的有源电路，这些电路需要光耦合器进行隔离和隔离电源轨，通常是双极性。在某些方案中，脉冲变压器可以取代光电开关，但同样为了获得最佳性能，这些通常之后是有源驱动级。icergi 的 ic70001 器件采用纤巧的 2mm x 2mm u-dfn2020-6 封装，可显著降低尺寸、成本和复杂性。该驱动器从内部单稳态产生最佳的栅极驱动波形，具有精确的传播延迟，由外部变压器的短脉冲触发和关断。脉冲的持续时间通常只有100ns，因此变压器很小，匝数很少。它们可以方便地在转换器 pcb 中作为平面类型实现，icergi 可以使用 ee 型 4 x 7mm 铁氧体磁芯为合适的设计提供布局。由于mosfet成对驱动，因此实际上只需要四个变压器。每对栅极的驱动器仍必须相互隔离，但这是在具有独立绕组的单变压器上实现的，该绕组可以位于e-core的每个外侧支腿上，从而实现所需的隔离爬电距离和间隙。变压器的小尺寸和结构也提供了低隔离电容，这是良好的dv/dt抗扰度所必需的。
优化控制
获得最高效率和可靠性取决于如何控制多级tppfc级，并且在没有专用ic的情况下，icergi开发了专有固件，可在标准arm cortex-m0微控制器上运行，具有最小的计算负载，以及一些指定的外部逻辑，执行所有必要的功能：功率因数校正、输出总线电压的调节以及所有必要的参数检测和保护功能。例如，除了“智能”过载、过压和过热监控外，固件在启动和瞬态条件下直接控制跨接电容电压，从而确保了mosfet之间的电压平衡，并且其额定值不超过。使用现成的微控制器可提供电源安全性，并且可以根据需要包括额外的功能，例如驱动到“慢速”腿同步mosfet门或通过通信接口进行控制和监视。
性能基准测试
icergi在参考设计和演示板中通过其栅极驱动器和控制固件证明了多级tppfc方法的有效性。例如，额定功率为 3kw 的版本，输入范围为 85 vac 至 265 vac，对于包含 emi 滤波和辅助电源的完整功能单元，可实现约 100/in3 的功率密度（图 4）。该装置的效率峰值约为 99.3%（图 5），同时符合 iec/en 61000-3-2 线路电流谐波和 en 55022/32 传导发射限值，裕量为 10db。
图 4.icergi 的 3kw 参考设计，采用多电平 tppfc 技术、硅-mosfet 和 icergi 控制器和栅极驱动器。图片由博多的电力系统提供 ［pdf］
图 5.图4中参考设计的实测效率。图片由博多的电力系统提供 ［pdf］
作为所述设计方法优势的总结，表1比较了使用si sj-mosfet加sic二极管的传统方法的属性，两级gan解决方案和多级icergi解决方案。也许最有说服力的比较是bom成本 - icergi的分析显示，与gan相比节省了33%，与sic相比节省了25%，具有相当的效率，包括icergi固件的许可费。
表 1.tppfc 方法之间的性能比较。图片由博多的电力系统提供 ［pdf］
icergi还将控制器及其支持组件和栅极驱动器封装到各种“可插拔”模块中，这些模块可用于评估客户设计中的技术。
结论
采用硅mosfet的多级tpfc方法可以像wbg解决方案一样高效，并且成本更低，而无需交错到至少3kw。通过使用低压现成的si-mosfet消除了对昂贵的单源wbg设备的担忧，icergi的自供电驱动器是一种优雅，低成本的解决方案。许可icergi固件允许设计人员使用商用arm处理器作为控制器，从而消除了对单源专用ic的依赖 - 这是组件分配和供应中断的重要因素。此外，参考设计使设计导入变得简单，降低了研发过程的风险，并加快了最终产品的上市时间。
FPGA开发板vs原型验证系统
《振南电子STM32视频教程》第四讲：存储器和总线结构
华为应用市场删除了怎么恢复
这项技术将改变酒店行业的预定模式
5G网络快速上线，ai需求变得更为迫切
PFC拓扑利用硅MOSFET的模块化栅极驱动方法
你知道半钢半柔电缆的用途吗？
国产系统deepin和Windows区别
时序问题常见的跨时钟域亚稳态问题
雷军回应小米汽车定价 小米SU7确实有点贵定位C级高性能生态科技轿车
如果FPGA/微处理器上只剩下一个GPIO，该如何进行模拟测量？
高频PCB设计的射频电路板
高通已同意收购芯片初创企业Nuvia
中国电信手机炒股业务
小区自助饮水机联网解决方案
中国储能产业起步晚但进展迅速，储能行业发展迎来春天
如何快速修复纸机烘缸轴磨损问题
功率放大器基于介电泳的微流控液滴分选与融合应用
高端与低侧电流检测
Marvell携手联想面向大众市场推出Android平台智能电视
本文介绍了一种多级图腾柱pfc拓扑，该拓扑利用硅mosfet的简单性和成熟度以及一种新颖的模块化栅极驱动方法，实现了与使用宽带隙半导体的传统电路相比，通常具有相当的效率和更低的成本。
聚碳化物拓扑结构的演变
从2001年开始，欧洲的电源制造商看到了其行业的巨变，强制要求满足欧洲“emc指令”的一部分标准en 61000-3-2。该标准限制了注入回交流线路的谐波电流，用于最大额定电流为16a的设备，强制要求功率因数校正。该要求现在是全球性的，例如美国的“能源之星”指南，设定了类似的标准。
在较高功率电平下实现一致性的实用方法是使用有源pwm电路，该电路迫使绘制的线路电流接近正弦。虽然转换级可以采取不同的形式，但首选“升压”转换器，因为它可以工作到低输入交流电压并产生稳定的高压轨，其中可以有效地存储穿越能量。该“升压pfc”级最初采用线桥整流器和升压拓扑的形式，图1（左）。随着对更高效率的需求，例如在能源之星“80+”方案中，电路变得不可行，动力传动系中任何时候都导通的三个整流器的损耗过高，特别是在低线路下。提出的解决方案是“图腾柱无桥pfc”（tppfc）拓扑图1（中间），其中转换分为两个半波整流阶段。升压开关和由 q1 和 q2 交换形成的同步二极管在交流输入的交替极性上起作用。d1和d2以线路频率导通，因此动态损耗微不足道，但如图1（右）所示，它们可以被同步整流器q3和q4取代，以逐步改善传导损耗。q3 和 q4 称为“慢速”开关支路，q1 和 q2 称为“快速”支路，以高频方式切换。控制很复杂，只有有限的专用控制器选择，无论是模拟还是数字，但通过优化电感器和适当的热管理，可以保证良好的结果。
图 1.从左到右 - 简单的升压pfc，图腾柱pfc和完全同步版本。图片由博多的电力系统提供 ［pdf］
根据器件选择的不同，存在任意的低压降和传导损耗，但ttpfc电路被证明不适合在高频和高功率下使用硅超结mosfet用于快速支路。这是因为该拓扑通常在高功率水平下以连续导通模式（ccm）工作，以实现可管理的峰值电流。然而，这会导致“硬”开关，其中q1和q2的体二极管被迫导通。当它们随后被正向偏置时，硅sj-mosfets的高回收能量会在高开关频率下导致过度损耗，如果保持低频率进行补偿，则电感器尺寸和成本是不可接受的。
世行集团交换机承诺提供解决方案，但。..
宽带隙（wbg）半导体被誉为该问题的答案，sic具有低反向恢复电荷（qrr），而gan实际上没有。不过，这些器件确实存在缺点，特别是与si-mosfet相比，单位成本。sic体二极管速度很快，但仍然具有恢复电荷和一个高正向压降（约3v）。sic mosfet仍然可能存在阈值不稳定问题，需要在制造过程中以一定的成本进行筛选，并且栅极驱动需要大约18v才能完全增强，通常接近绝对最大额定值。gan器件具有低得多的栅极阈值，使其容易受到噪声的影响，并且具有仅约7v的低绝对最大栅极电压。栅极驱动至关重要，并且没有栅极氧化物，因为超过阈值，栅极电流会流动，必须加以控制。gan hemt电池也没有雪崩特性，因此过电压意味着瞬间失效。
sic和gan都具有令人印象深刻的开关速度，但在实际电路中，这使得pcb布局极其关键，并且必须减慢边沿速率，以避免难以管理的emi和寄生电感造成的破坏性电压过冲。因此，在采用wbg器件的tppfc应用中，开关频率通常低于100khz，这不仅是为了降低动态损耗和提高效率，而且还将基波设置为cispr22/32传导emi发射限值线的150khz以下。由于它们列出的缺点，并且没有wbg器件mhz开关所具有的小电感器尺寸的好处，它们的吸引力有所降低，由于缺乏封装标准化而加剧。
更好的多层次方式
还有一种替代方案 - 与wbg解决方案一样高效，但成本更低，使用标准硅mosfet - 多级tpfc（图2）。
图 2.多级图腾柱pfc阶段。图片由博多的电力系统提供 ［pdf］
在这种拓扑结构中，两个快速fet被两组四个串联的硅mosfet取代，对于400 v dc输出总线，每个fet的额定电压仅为150 v，允许使用具有非常低导通电阻和二极管反向恢复电荷的多源器件，从而产生与wbg解决方案相当的总体损耗。可以使用两组两个mosfet，但这些fet都需要额定电压为300 v，这并不常见，因此形成复合器件的两个串联连接的mosfet（例如q1和q2）一起被驱动。支路中的开关分为两组：q1、q2、q7、q8 和 q3、q4、q5、q6，每组都以反相方式驱动。当 q1 和 q2 打开时，q7 和 q8 关闭，反之亦然。同样，q5 和 q6 的驱动信号是 q3 和 q4 的驱动信号的反相版本。mosfet q3 和 q4（类似 q5 和 q6）的驱动信号的时序是 q1 和 q2（类似 q7 和 q8）的驱动信号的时序，延迟了半个开关周期。输入电流和输出总线电压的调节是通过在不同的占空比（例如，在 q1/q2 和 q3/q4 之间）对 mosfet 组进行相移调制来实现的（图 3）。
图 3. 线路电流整形和输出电压调节是通过对具有不同占空比的 mosfet 驱动器进行相移调制来实现的。图片由博多的电力系统提供 ［pdf］
电感电流图说明了多电平方法的一个主要优势 - 与传统的tppfc相比，电感器可以看到两倍的频率和一半的电压，或四分之一伏秒，这将电感尺寸减小到四分之一左右，从而带来成本和重量优势。通常，可以使用低成本的“森多斯特tm”内核。低伏秒产品也降低了差分emi，从而进一步节省了emi滤波器的尺寸和成本。
“飞线”电容 cfl 在 q2/3 和 q6/7 结之间保持一半的总线电压，如有必要，可以通过另外两个电容器和钳位二极管来确保串联对两端的电压平衡，这些电容器和钳位二极管在正常工作时不会耗散功率。二极管 d1 和 d2 在启动时将 cbulk 浪涌电流从电感器中转移出去，以避免导致高初始开关电流的磁饱和。
优化功率半导体和驱动器
八个硅mosfet和隔离式栅极驱动器可能看起来令人生畏，但耗散功率分布在整个器件中，因此它们可以很小且表面贴装。例如，在3kw设计中，它们每个功耗可能只有2.5w，因此通常采用小型5mm x 6mm“superso-8”封装，并使用pcb焊盘作为散热器。在两级wbg实施中，热量集中在可能需要引线的两个设备的热点中，例如to-247，具有额外的装配成本和可靠性问题。
传统上，栅极驱动的选项包括笨重且昂贵的有源电路，这些电路需要光耦合器进行隔离和隔离电源轨，通常是双极性。在某些方案中，脉冲变压器可以取代光电开关，但同样为了获得最佳性能，这些通常之后是有源驱动级。icergi 的 ic70001 器件采用纤巧的 2mm x 2mm u-dfn2020-6 封装，可显著降低尺寸、成本和复杂性。该驱动器从内部单稳态产生最佳的栅极驱动波形，具有精确的传播延迟，由外部变压器的短脉冲触发和关断。脉冲的持续时间通常只有100ns，因此变压器很小，匝数很少。它们可以方便地在转换器 pcb 中作为平面类型实现，icergi 可以使用 ee 型 4 x 7mm 铁氧体磁芯为合适的设计提供布局。由于mosfet成对驱动，因此实际上只需要四个变压器。每对栅极的驱动器仍必须相互隔离，但这是在具有独立绕组的单变压器上实现的，该绕组可以位于e-core的每个外侧支腿上，从而实现所需的隔离爬电距离和间隙。变压器的小尺寸和结构也提供了低隔离电容，这是良好的dv/dt抗扰度所必需的。
优化控制
获得最高效率和可靠性取决于如何控制多级tppfc级，并且在没有专用ic的情况下，icergi开发了专有固件，可在标准arm cortex-m0微控制器上运行，具有最小的计算负载，以及一些指定的外部逻辑，执行所有必要的功能：功率因数校正、输出总线电压的调节以及所有必要的参数检测和保护功能。例如，除了“智能”过载、过压和过热监控外，固件在启动和瞬态条件下直接控制跨接电容电压，从而确保了mosfet之间的电压平衡，并且其额定值不超过。使用现成的微控制器可提供电源安全性，并且可以根据需要包括额外的功能，例如驱动到“慢速”腿同步mosfet门或通过通信接口进行控制和监视。
性能基准测试
icergi在参考设计和演示板中通过其栅极驱动器和控制固件证明了多级tppfc方法的有效性。例如，额定功率为 3kw 的版本，输入范围为 85 vac 至 265 vac，对于包含 emi 滤波和辅助电源的完整功能单元，可实现约 100/in3 的功率密度（图 4）。该装置的效率峰值约为 99.3%（图 5），同时符合 iec/en 61000-3-2 线路电流谐波和 en 55022/32 传导发射限值，裕量为 10db。
图 4.icergi 的 3kw 参考设计，采用多电平 tppfc 技术、硅-mosfet 和 icergi 控制器和栅极驱动器。图片由博多的电力系统提供 ［pdf］
图 5.图4中参考设计的实测效率。图片由博多的电力系统提供 ［pdf］
作为所述设计方法优势的总结，表1比较了使用si sj-mosfet加sic二极管的传统方法的属性，两级gan解决方案和多级icergi解决方案。也许最有说服力的比较是bom成本 - icergi的分析显示，与gan相比节省了33%，与sic相比节省了25%，具有相当的效率，包括icergi固件的许可费。
表 1.tppfc 方法之间的性能比较。图片由博多的电力系统提供 ［pdf］
icergi还将控制器及其支持组件和栅极驱动器封装到各种“可插拔”模块中，这些模块可用于评估客户设计中的技术。
结论
采用硅mosfet的多级tpfc方法可以像wbg解决方案一样高效，并且成本更低，而无需交错到至少3kw。通过使用低压现成的si-mosfet消除了对昂贵的单源wbg设备的担忧，icergi的自供电驱动器是一种优雅，低成本的解决方案。许可icergi固件允许设计人员使用商用arm处理器作为控制器，从而消除了对单源专用ic的依赖 - 这是组件分配和供应中断的重要因素。此外，参考设计使设计导入变得简单，降低了研发过程的风险，并加快了最终产品的上市时间。
FPGA开发板vs原型验证系统
《振南电子STM32视频教程》第四讲：存储器和总线结构
华为应用市场删除了怎么恢复
这项技术将改变酒店行业的预定模式
5G网络快速上线，ai需求变得更为迫切
PFC拓扑利用硅MOSFET的模块化栅极驱动方法
你知道半钢半柔电缆的用途吗？
国产系统deepin和Windows区别
时序问题常见的跨时钟域亚稳态问题
雷军回应小米汽车定价 小米SU7确实有点贵定位C级高性能生态科技轿车
如果FPGA/微处理器上只剩下一个GPIO，该如何进行模拟测量？
高频PCB设计的射频电路板
高通已同意收购芯片初创企业Nuvia
中国电信手机炒股业务
小区自助饮水机联网解决方案
中国储能产业起步晚但进展迅速，储能行业发展迎来春天
如何快速修复纸机烘缸轴磨损问题
功率放大器基于介电泳的微流控液滴分选与融合应用
高端与低侧电流检测
Marvell携手联想面向大众市场推出Android平台智能电视