verilogHDL用于FPGA设计时的知识点汇总

依据开篇里面chatgpt的回答，第一章作为基础部分，就一笔带过了。主要就是一些器件介绍，语法和设计方法，这部分也是最容易掌握的部分。
刚好大家就chatgpt的回答，评估一下答案的技术水平。下面看我的问题和它的回答。
1，请将上述的回答中的“fpga 的基本知识”中的三点展开，详细的解释清楚
2，veriloghdl 在设计fpga时基本语法有哪些，请帮我全部罗列出来，并且给出解释
3，请总结一下veriloghdl用于fpga设计时的知识点，并且就每个知识点做一个详细的说明，并且给出代码范例
4，请详尽的阐述一下fpga中常用到的一些设计方法和技巧，并且给出具体的设计范例
简单的提问，回答也简洁。因为这部分我没有打算深究，所以就没有继续多问。如果大家有什么疑问，欢迎留言我继续问。
有小伙伴群里提到需要增加上手项目，这个在第二章，第三章里面我会安排进去的，大家如果觉得不够，我会让chatgpt生成实验项目供大家参考（它生成的实验项目不仅可以带源码，还可以带测试代码。神器）