fpga进行芯片内部(on-chip)纠错的技术已发展多年,现已成为取代传统复杂fpga纠错模式的一项热门替代方案。不需配置宝贵的通用i/o接脚,便可将虚拟测试探测器(test headers)置于fpga任何角落,是可编程逻辑元件受欢迎的功能之一。本文章将介绍在芯片内部纠错的一些限制,以及一套结合两种测试模式的替代方案,可整合芯片内部与外部测试模式的深层采样储存技术。
芯片内部纠错如何运作
随着fpga的密度持续成长,工程师面临的挑战是寻找合适的方法测试与检验fpga中的设计内容。设计者以往大都采用逻辑分析仪、示波器、以及总线分析器透过测试探测器与连结器来侦测讯号。这些测试探测器与连结器会接收到fpga使用者所定义出的i/o接脚,设计者必须在提供足够的i/o接脚进行全方位的纠错,以及配置足够的接脚来妥善地建置这两个目标,以取得最佳的平衡。一般来说,业者通常会使用部份接脚(最常使用64根接脚)来进行纠错与检验。工程师会以加入额外的逻辑,以便能选择讯号来驱动i/o接脚与后续的连结器,来进行纠错作业。这种方法虽能减少纠错所需配置的i/o接脚数量,但步骤繁琐且通常无法配合纠错作业掌握设计内容是此项方案的问题。这些测试探测器与连结器不仅占用宝贵的机板空间,更会引起讯号完整性以及时脉方面的问题(尤其是在高速机板设计),且成本相当昂贵。
另一种测试复杂fpga的替代方法,就是配置专属的逻辑资源给「逻辑分析器核心」(logic analyzer)。这些核心拥有类似传统方案的功能,其中包括触发、数据撷取、以及样本储存,但本身是嵌入在fpga内部,并能直接存取设计内部的讯号与节点。这些逻辑分析器产生的数据会被储存在fpga中的内存经由jtag连结端口读回,这种方式不须耗用宝贵的通用i/o接脚。此外,因为这些逻辑分析器核心位于fpga内部,故能运用高速互连总线、高速内部存储器、以及系统时脉元件,而不必像传统纠错与检验方案一样须将这些讯号推送至芯片外部,以提供一定程度的可视度(visibility)与准确度。
许多fpga大厂推出多样便利的工具,让使用者能将逻辑分析器与总线分析器核心直接置入fpga中,并提供各种先进接口在于提供测试与量测厂商的逻辑分析器所支持的相同功能。
vivo X Fold+月底发 达折叠屏行业顶级水平
无菌操作及愈伤组织诱导技术
蓝牙 Mesh会是最好的物联网协议吗?
美军THAAD系统发展动向分析
德州仪器推出免费套装软件,以简化数字视频产品开发
芯片内部与外部测试的深层采样储存技术
驱动开发时钟API的使用
基于MAX5922的PSE系统电路的应用设计与实现
全新高性能、超值型APM32F465系列工业级MCU
剖析三元材料专利分布及技术走向 为我国专利申请人在该领域的专利布局提供参考
怎样根据介质选择流量计
基于Arduino的机器学习开发
什么是汽车的智能钥匙/智能空调
蓄电池的寿命和性能与放电制度和使用条件是息息相关的
自制个人电子名片,简单实用
加速嵌入式视觉和推理的开放标准:行业概述
盘点新能源汽车补贴政策调整状况
广西敢为计划投资10亿元打造FPC生产基地
大族激光动力电池盖板组件的激光焊接应用流水线介绍
ONT是什么?