在高速pcb设计中,信号的反射将给pcb的设计质量带来很大的负面影响,而要减轻反射信号的负面影响,有三种方式:
1)降低系统频率从而加大信号的上升与下降时间,使信号在加到传输线上前,前一个信号的反射达到稳定;
2)缩短pcb走线长度使反射在最短时间内达到稳定;
3)采用阻抗匹配方案消除反射;
在高速系统设计中,第1种是不可能的,而第2种也是不实际的,通常要缩短pcb布线长度,可能需要增加布线层数、增加过孔数,从而得不偿失,那么第3种是最好的方法,常用的阻匹配方式有以下几种:
1.源端串联匹配
源端串联匹配就是在输出buffer上串接一个电阻,使buffer的输出阻抗与传输线阻抗一致;此电阻在pcb设计时应尽量靠近输出buffer放置 ,常用的值为:33殴姆。
对于ttl或cmos驱动,信号在逻辑高及低状态时均具有不同的输出阻抗,而一些负载器件可能具有不同的输入输出阻抗,不能简单的得知,所以在使用串联端接匹配时,在具有输入输出阻抗不一致的条件下,可能不是最佳的选择;在布线终端上存在集总线型负载或单一元件时,串联匹配是最佳的选择;
串联电阻的大小由下式决定:
r=zo-r0 zo--传输线阻抗 r0--buffer输出阻抗
串联匹配的优点:提供较慢的上升时间,减少反系量,产生更小的emi,从而降低过冲,增加信号的传输质量;
串联匹配的缺点:当ttl/cmos出现在同一网络上时,在驱动分布负载时,通常不能使用串联匹配方式。
2.终端并联匹配
由在走线路径上的某一端连接单个电阻构成,这个电阻的阻值必须等于传输线所要求的电阻值,电阻的另一端接电源或地;简单的并联匹配很少用于cmos与ttl设计中;
并联匹配的优点:可用于分布负载,并能够全部吸收传输波以消除反射;
并联匹配的缺点:需额外增加电路的功耗,会降低噪声容限。
3.戴维南匹配
vref=r2/(r1+r2)·v
vref--输入负载所要求的电压;v--电压源; r1---上拉电阻 ;r2--下拉电阻
当r1=r2时,对高低逻辑的驱动要求均是相同的,对有些逻辑系列可能不能接受;
当r1>r2时,逻辑低对电流的要求比逻辑高大,这种情况对ttl与coms器件是不能工作的;
当r1
戴维南匹配的缺点:需额外增加电路的功耗,会降低噪声容限;
4.rc网络匹配
端接电阻应该等于传输线的阻抗z0,而电容一般非常小(20pf--600pf);rc网络的时间常数必须大于两倍的信号传输延时时间;
rc端接匹配的优点:可在分布负载及总线布线中使用,它完全吸收发送波,可以消除反射,并且具有很低的直流功率损耗;
rc端接的缺点:它将使非常高速的信号速率降低,rc电路的时间常数选择不好会导致电路存在反射,对于高频、快速上升的信号应多加注意。
5.二极管匹配
二极管匹配方式常用于差分或成对网络上,采用二极管匹配会使其负载变成非线性,可能会增加emi的问题。
各种匹配方式的特征如下表所示:
车载嵌入式工控机的性能介绍
思睿达TT6247+TT3007 5V2.1A 充电器工程样机测试报告(DEMO演示)
协作机器人 - 功率和力限制
V/F转换器--LM331
放大器共模抑制比参数定义与其影响的评估方法
消除信号反射的匹配方式介绍
Melexis推出全新智能分流器电流传感器,融入可靠的安全性
SpaceX SN4星际飞船原型机将进行150米高空测试
WTN6语音芯片在防盗报警器的应用
微雪电子 树莓派游戏机扩展板|GamePi43 4.3寸屏介绍
车用LED市场未来前景
研华科技隆重推出基于COMe 3.0 Type 7标准的SOM-5992 可应用于多种服务场景
台湾:要求台积电等制造商帮助缓解全球芯片短缺问题
全球2Q19 DRAM市场下跌9% NAND闪存持平
模拟电路设计经验总结
2022开学季什么蓝牙耳机好?四款高质量蓝牙耳机推荐
2018年中国集成电路设备制造发展情况
Medical Realities将于4月14日通过VR设备直播肿瘤切除手术
锤子生态链分崩离析,中小手机厂商的野望与败局
KT148A语音芯片按键版本一对一触发播放常见的问题集锦FAQ_V4