基于FPGA与ad9252的时序约束高速解串设计
摘要：针对八通道采样器ad9252的高速串行数据接口的特点，提出了一种基于fpga时序约束 的高速解串方法。使用xilinx公司的fpga接收高速串行数据，利用fpga内部的时钟管理模块dcm、位置约束和底层工具planahead实现高速串并转换中数据建立时间和保持时间的要求，实现并行数据的正确输出。最后通过功能测试和时序测试，验证了设计的正确性。此方法可适用于高端和低端fpga，提高了系统设计的灵活性，降低了系统的成本。
1引言 随着电子技术的发展，军用无线数传设备向着小型化、低功耗化的方向发展。无线数传设备需要在面积有限的印刷电路板上实现多路采样的需求，采用多通道高速adc可以满足设备微型化的要求 ［1］ 。analogdevice公司的ad9252集成了八路模数转换，输出采用高速串行ddr（doubledataｒate）方式，xilinx公司高端fpga中集成了片同步模块［2］，利用这一模块可以满足串并转换的时序要求，正确地恢复出并行数据。但是低端的fpga中无此模块，考虑到成本问题，系统采用兼容低端fp-ga设计方法，利用fpga内部的寄存器来实现串并转换，通过内部时钟管理模块dcm（digitalclock management）、位置约束等来满足时序要求。
ad9252是一款八通道，14b的模数转换器，最高采样率为50msample/s；内部集成了采样保持电路，输出采用高速串行ddｒ方式，输出端包含一个输出数据时钟（dco）用于捕获数据和一个帧使能信号（fco）表示新的数据位的开始；接收端通过串并转换，恢复并行数据。
2设计方案 ad9252高速串行数据转换成并行数据是通过fpga内部寄存器来实现。帧使能信号fco生成上下沿使能信号，通过多个寄存器来寄存串行数据，下一个帧使能信号fco到来之前，取走并行数据，完成串并转换， 具体实现如图1所示。
图1 fpga解串的示意图
采样时钟为40mhz的系统，输出时钟dco为 40×14/2=280mhz，串行输出采用ddｒ方式，数据率为280×2=560mb/s，数据的时间窗口仅为1．79ns， 除去数据上升沿、下降沿时间和抖动时间，数据的有效窗口长度变得更小。采用fpga内部寄存器完成串并转换时，寄存器之间的布线延迟时间与数据有效窗口时间相当，要实现系统稳定的工作， 必须满足数据的建立保持时间的要求。fpga内部的时钟资源、时序约束以及位置约束为此实现提供了基础。
3时序设计 fpga内部时序设计通过时钟管理模块dcm、 位置约束和延迟单元idelay来实现。
3．1 dcm的时钟设计
ad9252输出280mhz时钟通过fpga全局输入引脚进入fpga内部的dcm， 产生两个相差180°的时钟，分别用来寄存上下沿数据。dcm除了倍频和分频时钟功能外，还能补偿时钟进入fpga到dcm布线延迟和时钟经过全局网络到达触发器的延迟，保持时钟与数据原来的时序关系。
为了保证时钟到达各个触发器的延迟相同，dcm产生的两个时钟接入fpga内部的全局时钟网络，全局时钟网络是一种全局布线资源，保证时钟信号到达各个目标逻辑单元的延迟基本相同。fp-ga内部全局时钟资源网络如图2所示。
图2fpga内部全局时钟网络示意图
图2显示了fpga内部全局时钟资源为一树形结构， 保证了全局时钟到达逻辑单元的布线长度相同。时钟接入全局时钟资源通过全局缓冲器来实现［3］ ， 如下所示：
fpga内部布线前的全局时钟与触发器的关系可通过fpga开发工具planahead查看，全局时钟连接到触发器的关系如图3所示。
图3布局布线前全局时钟网络图
fpga内部高速时钟必须加入周期约束来保证时钟布线满足时序要求，约束语句如下所示：
约束语句保证了全局时钟周期为280mhz，占 空比为50%，高电平有效。
fpga内部布局布线后，通过fpga editor工具 查看全局时钟布线资源， 如图4所示。
图4布局布线后的全局时钟网络图
3．2位置约束
设计时加入位置约束，将串并转换的触发器放 在fpga内部同一物理区域，缩短输入数据与触发器之间的布线长度，减小布线延迟时间。图4显示通过位置约束，触发器被约束在fpga内部同一位置区域，并且靠近adc输入引脚。
3．3 时序调整模块idelay
串并转换时， fpga内部寄存器必须在数据稳定时间内寄存数据， 才能正确恢复并行数据。ad9252输出的数据与时钟的时序关系经过布线的延迟后， 不能满足建立保持时间的要求，需要重新调整。通过fpga内部集成的idelay来实现时序微调整 ［3］ 。
idelay是fpga内部集成的可编程绝对延迟单元。idelay具有64个tap的可调延迟单元，每个tap延迟时间为78ps，可以实现5．0ns的延迟。时序设计时改变tap值，来调整数据和时钟的时序关系。idelay模块需要一个参考时钟才能正常工作。
4时序分析
5测试 高速接口的fpga程序是在xilinxise12．4编译环境下实现的，仿真采用ise自带的仿真工具isim12．3，功能验证和时序验证通过chipscopepro12．3捕获波形实现。
5．1功能测试
功能测试时采用信号发生器产生一定频率的正 弦波接入adc的输入端，后端通过fpga的在线逻辑分析仪chipscope来分析采集的数据信号，如图5所示。
图5正弦信号的采样波形
图5中重建的信号波形和频率与信号产生器的相同，验证了串并转换时序设计的正确性。
5．2 时序测试
时序分析主要测试idelay模块中多少个tap值可以使系统稳定工作，计算出数据眼图宽度。测试结果见表1。
从测试结果可以看出数据眼图宽度为5taps，时间宽度为t=5×78=0．39ns，眼图测试宽度与分析的眼图宽度相差0．12ns，时序分析时并未考虑到pcb布线和fpga内部布线的抖动时间，此外idelay模块中每个tap都会引入相应的抖动时间，这些都会减小数据眼图宽度。
6结论 本文综合利用fpga内部时序约束工具和fp-ga内部的组成单元———寄存器实现了高速串行数据的正确解串，避免了高端fpga内部集成的片同 步模块在低端fpga中无法实现的问题；同时，克服了片同步模块要求解串通道的信号线需要布局在fpga相邻区域的限制，提高了系统设计的灵活性，降低了系统设计的成本。测试结果表明，该高速接 口可以稳定工作。此外， 此系统还可以应用在其他高密度集成系统中，提高了系统的复用性。
中国联通将联合京东物流利用5G技术助推物流向智能物流转型升级
自动磨机轴磨损原因及修复方法
PCB线路板上星月孔的制作步骤
虹科与SADELBAS正式建立合作关系，致力于提供冷链监控和室内跟踪应用以及智能解决的物联网方案！
OPPO自研潘塔纳尔智慧跨端系统即将发布
基于FPGA与ad9252的时序约束高速解串设计
利用LTC3588降压型转换器进行压电能量收集
工业富联坚持以工业互联网驱动的智能制造赋能战略推进为中心
视声智能拟冲刺北交所上市！募集1.5亿扩充智能家居等产品
基于区块链的黄金数字加密权证GDC将是黄金的新标准
一名土建工程师的成长经历
比特币开始影响到半导体行业，加剧了芯片供应短缺危机
2015中国（成都）电子展掠影
利亚德正式发布LED影视拍摄系统平台
台湾CIRC自主无人机解决方案采用5G网络，实现5G空中终端应用价值
dfrobot数字RGB全彩LED模块简介
英特尔推出SOC片上系统处理器Atom Z670
苹果春季新品活动中有哪些惊喜？
超千亿元，上半年LED显示投资蓄力“反攻”
智能消防更能满足人们在消防建设方面的安全保障
1引言 随着电子技术的发展，军用无线数传设备向着小型化、低功耗化的方向发展。无线数传设备需要在面积有限的印刷电路板上实现多路采样的需求，采用多通道高速adc可以满足设备微型化的要求 ［1］ 。analogdevice公司的ad9252集成了八路模数转换，输出采用高速串行ddr（doubledataｒate）方式，xilinx公司高端fpga中集成了片同步模块［2］，利用这一模块可以满足串并转换的时序要求，正确地恢复出并行数据。但是低端的fpga中无此模块，考虑到成本问题，系统采用兼容低端fp-ga设计方法，利用fpga内部的寄存器来实现串并转换，通过内部时钟管理模块dcm（digitalclock management）、位置约束等来满足时序要求。
ad9252是一款八通道，14b的模数转换器，最高采样率为50msample/s；内部集成了采样保持电路，输出采用高速串行ddｒ方式，输出端包含一个输出数据时钟（dco）用于捕获数据和一个帧使能信号（fco）表示新的数据位的开始；接收端通过串并转换，恢复并行数据。
2设计方案 ad9252高速串行数据转换成并行数据是通过fpga内部寄存器来实现。帧使能信号fco生成上下沿使能信号，通过多个寄存器来寄存串行数据，下一个帧使能信号fco到来之前，取走并行数据，完成串并转换， 具体实现如图1所示。
图1 fpga解串的示意图
采样时钟为40mhz的系统，输出时钟dco为 40×14/2=280mhz，串行输出采用ddｒ方式，数据率为280×2=560mb/s，数据的时间窗口仅为1．79ns， 除去数据上升沿、下降沿时间和抖动时间，数据的有效窗口长度变得更小。采用fpga内部寄存器完成串并转换时，寄存器之间的布线延迟时间与数据有效窗口时间相当，要实现系统稳定的工作， 必须满足数据的建立保持时间的要求。fpga内部的时钟资源、时序约束以及位置约束为此实现提供了基础。
3时序设计 fpga内部时序设计通过时钟管理模块dcm、 位置约束和延迟单元idelay来实现。
3．1 dcm的时钟设计
ad9252输出280mhz时钟通过fpga全局输入引脚进入fpga内部的dcm， 产生两个相差180°的时钟，分别用来寄存上下沿数据。dcm除了倍频和分频时钟功能外，还能补偿时钟进入fpga到dcm布线延迟和时钟经过全局网络到达触发器的延迟，保持时钟与数据原来的时序关系。
为了保证时钟到达各个触发器的延迟相同，dcm产生的两个时钟接入fpga内部的全局时钟网络，全局时钟网络是一种全局布线资源，保证时钟信号到达各个目标逻辑单元的延迟基本相同。fp-ga内部全局时钟资源网络如图2所示。
图2fpga内部全局时钟网络示意图
图2显示了fpga内部全局时钟资源为一树形结构， 保证了全局时钟到达逻辑单元的布线长度相同。时钟接入全局时钟资源通过全局缓冲器来实现［3］ ， 如下所示：
fpga内部布线前的全局时钟与触发器的关系可通过fpga开发工具planahead查看，全局时钟连接到触发器的关系如图3所示。
图3布局布线前全局时钟网络图
fpga内部高速时钟必须加入周期约束来保证时钟布线满足时序要求，约束语句如下所示：
约束语句保证了全局时钟周期为280mhz，占 空比为50%，高电平有效。
fpga内部布局布线后，通过fpga editor工具 查看全局时钟布线资源， 如图4所示。
图4布局布线后的全局时钟网络图
3．2位置约束
设计时加入位置约束，将串并转换的触发器放 在fpga内部同一物理区域，缩短输入数据与触发器之间的布线长度，减小布线延迟时间。图4显示通过位置约束，触发器被约束在fpga内部同一位置区域，并且靠近adc输入引脚。
3．3 时序调整模块idelay
串并转换时， fpga内部寄存器必须在数据稳定时间内寄存数据， 才能正确恢复并行数据。ad9252输出的数据与时钟的时序关系经过布线的延迟后， 不能满足建立保持时间的要求，需要重新调整。通过fpga内部集成的idelay来实现时序微调整 ［3］ 。
idelay是fpga内部集成的可编程绝对延迟单元。idelay具有64个tap的可调延迟单元，每个tap延迟时间为78ps，可以实现5．0ns的延迟。时序设计时改变tap值，来调整数据和时钟的时序关系。idelay模块需要一个参考时钟才能正常工作。
4时序分析
5测试 高速接口的fpga程序是在xilinxise12．4编译环境下实现的，仿真采用ise自带的仿真工具isim12．3，功能验证和时序验证通过chipscopepro12．3捕获波形实现。
5．1功能测试
功能测试时采用信号发生器产生一定频率的正 弦波接入adc的输入端，后端通过fpga的在线逻辑分析仪chipscope来分析采集的数据信号，如图5所示。
图5正弦信号的采样波形
图5中重建的信号波形和频率与信号产生器的相同，验证了串并转换时序设计的正确性。
5．2 时序测试
时序分析主要测试idelay模块中多少个tap值可以使系统稳定工作，计算出数据眼图宽度。测试结果见表1。
从测试结果可以看出数据眼图宽度为5taps，时间宽度为t=5×78=0．39ns，眼图测试宽度与分析的眼图宽度相差0．12ns，时序分析时并未考虑到pcb布线和fpga内部布线的抖动时间，此外idelay模块中每个tap都会引入相应的抖动时间，这些都会减小数据眼图宽度。
6结论 本文综合利用fpga内部时序约束工具和fp-ga内部的组成单元———寄存器实现了高速串行数据的正确解串，避免了高端fpga内部集成的片同 步模块在低端fpga中无法实现的问题；同时，克服了片同步模块要求解串通道的信号线需要布局在fpga相邻区域的限制，提高了系统设计的灵活性，降低了系统设计的成本。测试结果表明，该高速接 口可以稳定工作。此外， 此系统还可以应用在其他高密度集成系统中，提高了系统的复用性。
中国联通将联合京东物流利用5G技术助推物流向智能物流转型升级
自动磨机轴磨损原因及修复方法
PCB线路板上星月孔的制作步骤
虹科与SADELBAS正式建立合作关系，致力于提供冷链监控和室内跟踪应用以及智能解决的物联网方案！
OPPO自研潘塔纳尔智慧跨端系统即将发布
基于FPGA与ad9252的时序约束高速解串设计
利用LTC3588降压型转换器进行压电能量收集
工业富联坚持以工业互联网驱动的智能制造赋能战略推进为中心
视声智能拟冲刺北交所上市！募集1.5亿扩充智能家居等产品
基于区块链的黄金数字加密权证GDC将是黄金的新标准
一名土建工程师的成长经历
比特币开始影响到半导体行业，加剧了芯片供应短缺危机
2015中国（成都）电子展掠影
利亚德正式发布LED影视拍摄系统平台
台湾CIRC自主无人机解决方案采用5G网络，实现5G空中终端应用价值
dfrobot数字RGB全彩LED模块简介
英特尔推出SOC片上系统处理器Atom Z670
苹果春季新品活动中有哪些惊喜？
超千亿元，上半年LED显示投资蓄力“反攻”
智能消防更能满足人们在消防建设方面的安全保障