【行业资讯】长电科技Chiplet系列工艺实现量产
来源:《半导体芯科技》杂志
长电科技宣布，公司xdfoi™chiplet高密度多维异构集成系列工艺已按计划进入稳定量产阶段，同步实现国际客户4nm节点多芯片系统集成封装产品出货，最大封装体面积约为1500mm²的系统级封装。
随着近年来高性能计算、人工智能、5g、汽车、云端等应用的蓬勃发展，要求芯片成品制造工艺持续革新以弥补摩尔定律的放缓，先进封装技术变得越来越重要。应市场发展之需，长电科技于2021年7月正式推出面向chiplet（小芯片）的高密度多维异构集成技术平台xdfoi™，利用协同设计理念实现了芯片成品集成与测试一体化，涵盖2d、2.5d、3d chiplet集成技术。
经过持续研发与客户产品验证，长电科技xdfoi™不断取得突破，可有效解决后摩尔时代客户芯片成品制造的痛点，通过小芯片异构集成技术，在有机重布线堆叠中介层（rdl stack interposer，rsi）上，放置一颗或多颗逻辑芯片（cpu/gpu等），以及i/o chiplet和/或高带宽内存芯片（hbm）等，形成一颗高集成度的异构封装体。一方面可将高密度fcbga基板进行“瘦身”，将部分布线层转移至有机重布线堆叠中介层基板上，利用有机重布线堆叠中介层最小线宽线距2μm及多层再布线的优势，缩小芯片互连间距，实现更加高效、更为灵活的系统集成；
另一方面，也可将部分soc上互连转移到有机重布线堆叠中介层，从而得以实现以chiplet为基础的架构创新，而最终达到性能和成本的双重优势。
目前，长电科技xdfoi ™技术可将有机重布线堆叠中介层厚度控制在50μm以内，微凸点（µbump）中心距为40μm，实现在更薄和更小单位面积内进行高密度的各种工艺集成，达到更高的集成度、更强的模块功能和更小的封装尺寸。同时，还可以在封装体背面进行金属沉积，在有效提高散热效率的同时，根据设计需要增强封装的电磁屏蔽能力，提升芯片成品良率。
长电科技充分发挥xdfoi ™ chiplet高密度多维异构集成系列工艺的技术优势，已在高性能计算、人工智能、5g、汽车电子等领域应用，向客户提供了外型更轻薄、数据传输速率更快、功率损耗更小的芯片成品制造解决方案，满足日益增长的终端市场需求。
苏州会议
雅时国际(act international)将于2023年5月,在苏州组织举办主题为“2023-半导体先进技术创新发展和机遇大会”。会议包括两个专题：半导体制造与封装、化合物半导体先进技术及应用。分别以“chip china晶芯研讨会”和“化合物半导体先进技术及应用大会”两场论坛的形式同时进行。详情点击链接查看：https://w.lwc.cn/s/7jmamn
一款型号为M2011K2C的小米新机获得认证
机器视觉+人工智能识别动物与识别人之间的差距
Source、Sink、DRP的内部结构及工作原理
康复机器人将会迎来前史无前例的黄金发展机遇
RF10涂漆型熔断电阻器
【行业资讯】长电科技Chiplet系列工艺实现量产
中国超级计算机有可能重夺世界第一的宝座
电涡流传感器探头线圈的结构设计
一加5手机一款竞争力极高的旗舰安卓手机，为什么在国内销量还是没有登顶？
什么是SOP封装？有哪些种类和特点？
光距感 接近传感芯片的工作原理
微软Edge浏览器现已支持打开Word、Excel等文件
开关电源特性怎么测试？有哪些测试指标？测试的规范是什么？
变频冷热冲击试验箱怎样维护
日本银行正在计划在消费者的产品中使用区块链支付技术
TD MSDisplay一芯多屏显示系统的特性及应用
基于SNMP的OBS网络网管嵌入式Agent设计
谷歌Project Tango平板拆解评测：维修得分仅得4分
苹果明年新iPhone全系列将采用OLED面板
蓝盾工控安全平台助力工业互联网安全转型
长电科技宣布，公司xdfoi™chiplet高密度多维异构集成系列工艺已按计划进入稳定量产阶段，同步实现国际客户4nm节点多芯片系统集成封装产品出货，最大封装体面积约为1500mm²的系统级封装。
随着近年来高性能计算、人工智能、5g、汽车、云端等应用的蓬勃发展，要求芯片成品制造工艺持续革新以弥补摩尔定律的放缓，先进封装技术变得越来越重要。应市场发展之需，长电科技于2021年7月正式推出面向chiplet（小芯片）的高密度多维异构集成技术平台xdfoi™，利用协同设计理念实现了芯片成品集成与测试一体化，涵盖2d、2.5d、3d chiplet集成技术。
经过持续研发与客户产品验证，长电科技xdfoi™不断取得突破，可有效解决后摩尔时代客户芯片成品制造的痛点，通过小芯片异构集成技术，在有机重布线堆叠中介层（rdl stack interposer，rsi）上，放置一颗或多颗逻辑芯片（cpu/gpu等），以及i/o chiplet和/或高带宽内存芯片（hbm）等，形成一颗高集成度的异构封装体。一方面可将高密度fcbga基板进行“瘦身”，将部分布线层转移至有机重布线堆叠中介层基板上，利用有机重布线堆叠中介层最小线宽线距2μm及多层再布线的优势，缩小芯片互连间距，实现更加高效、更为灵活的系统集成；
另一方面，也可将部分soc上互连转移到有机重布线堆叠中介层，从而得以实现以chiplet为基础的架构创新，而最终达到性能和成本的双重优势。
目前，长电科技xdfoi ™技术可将有机重布线堆叠中介层厚度控制在50μm以内，微凸点（µbump）中心距为40μm，实现在更薄和更小单位面积内进行高密度的各种工艺集成，达到更高的集成度、更强的模块功能和更小的封装尺寸。同时，还可以在封装体背面进行金属沉积，在有效提高散热效率的同时，根据设计需要增强封装的电磁屏蔽能力，提升芯片成品良率。
长电科技充分发挥xdfoi ™ chiplet高密度多维异构集成系列工艺的技术优势，已在高性能计算、人工智能、5g、汽车电子等领域应用，向客户提供了外型更轻薄、数据传输速率更快、功率损耗更小的芯片成品制造解决方案，满足日益增长的终端市场需求。
苏州会议
雅时国际(act international)将于2023年5月,在苏州组织举办主题为“2023-半导体先进技术创新发展和机遇大会”。会议包括两个专题：半导体制造与封装、化合物半导体先进技术及应用。分别以“chip china晶芯研讨会”和“化合物半导体先进技术及应用大会”两场论坛的形式同时进行。详情点击链接查看：https://w.lwc.cn/s/7jmamn
一款型号为M2011K2C的小米新机获得认证
机器视觉+人工智能识别动物与识别人之间的差距
Source、Sink、DRP的内部结构及工作原理
康复机器人将会迎来前史无前例的黄金发展机遇
RF10涂漆型熔断电阻器
【行业资讯】长电科技Chiplet系列工艺实现量产
中国超级计算机有可能重夺世界第一的宝座
电涡流传感器探头线圈的结构设计
一加5手机一款竞争力极高的旗舰安卓手机，为什么在国内销量还是没有登顶？
什么是SOP封装？有哪些种类和特点？
光距感 接近传感芯片的工作原理
微软Edge浏览器现已支持打开Word、Excel等文件
开关电源特性怎么测试？有哪些测试指标？测试的规范是什么？
变频冷热冲击试验箱怎样维护
日本银行正在计划在消费者的产品中使用区块链支付技术
TD MSDisplay一芯多屏显示系统的特性及应用
基于SNMP的OBS网络网管嵌入式Agent设计
谷歌Project Tango平板拆解评测：维修得分仅得4分
苹果明年新iPhone全系列将采用OLED面板
蓝盾工控安全平台助力工业互联网安全转型