基于XC3S400PQ208 FPGA芯片实现异步FIFO模块的设计
随着数字电子系统设计规模的扩大，一些实际应用系统中往往含有多个时钟，数据不可避免地要在不同的时钟域之间传递。如何在异步时钟之间传输数据，是数据传输中一个至关重要的问题，而采用fifo正是解决这一问题的有效方法。异步fifo是一种在电子系统中得到广泛应用的器件，多数情况下它都是以一个独立芯片的方式在系统中应用。本文介绍一种充分利用fpga内部的ram资源，在fpga内部实现异步fifo模块的设计方法。这种异步fifo比外部 fifo 芯片更能提高系统的稳定性。
1 fifo的基本结构和工作原理
fifo（first in first out）是一种采用环形存储结构的先进先出存储器。其使用一个双端口存储器存放数据，数据发送方在一端写入数据，接收方在另一端读出数据，能够协调好两个时钟域的工作，满足高时钟频率的要求。fifo在fpga设计中主要用来缓冲数据和隔离时钟或相位差异。访问fifo时不需要地址线，只需要数据线和读写控制信号线，且数据地址由内部读写指针自动加1完成，因此利用fifo实现数据的缓存具有接口简单、读写方便的优点。
根据fifo的工作时钟，可将fifo分为同步fifo和异步fifo。同步fifo是指读时钟和写时钟为同一个时钟，在时钟沿来临时同时进行读写操作；异步fifo是指读写时钟不是同一个时钟，而是相互独立的。实际上，工作在同一时钟的fifo很少用到，多数都是读写时钟独立的异步fifo。本文设计的异步fifo位宽为8，深度（即fifo可以存储8位数据的个数）为1 024。异步fifo的结构如图1所示。
双端口ram存储器具有独立的读写端口。如果用一个单端口ram存储器实现异步fifo，还应该包含一个仲裁器来保证同一时刻只能有一种操作（读或写操作）。本文选择的双端口ram并不一定是真正的双端口，只要有独立的读写端口即可。读写控制逻辑由加法计数器构成，实现读写地址的自动加1功能。空／满标志位的产生逻辑给系统提供空（empty）和满（full）信号。
2 异步fifo设计中的问题与解决办法
2．1 亚稳态问题
在含有触发器的电路中往往会出现亚稳态问题。亚稳态会使异步fifo的读写地址发生错误，产生误读或者误写。为此异步fifo设计中亚稳态问题也是一个比较重要的问题。亚稳态不可能完全消除，只能使其出现的概率降到最低。主要有2种方法来降低亚稳态出现的概率：
①采用触发器冗余方式。即采用多个触发器级联的方式，使本来出现概率为p的亚稳态，其出现概率降低到p2，但这种方式会导致延时增加。
②使用格雷码。格雷码的相临码元之间只有一位发生变化，这就大大地降低了亚稳态出现的概率。本文采用格雷码方式。
2．2 空／满标志位的判断
为保证数据的正确写入和读出，不发生写满和读空操作，怎样判断空／满标志位的产生就成为异步fifo设计的核心问题。异步fifo是环形存储的，当读写地址指针相等时，意味着空标志位或者满标志位的产生。但是却不能确定是写满还是读空状态。为解决这一问题，本文将转换为格雷码后的读写地址指针分别经过检测和计数器。每当读写指针遍历一圈（当读写地址指针指向双端口ram的最后一个地址）时，写计数i加1，读计数j加1。这样写满状态和读空状态的判断就需要同时满足两个条件。下面分别给出写满和读空状态的判断。
①写满状态的判别：当读地址指针等于写地址指针，并且i》j时，产生满标志。
②读空状态的判别：当写地址指针等于读地址指针，并且i=j时，产生空标志。
由于空／满标志位产生的结构图对称，故本文只给出满标志位产生的结构图，如图2所示。其中，主数i为写地址指针遍历的圈数，计数j为读地址指针遍历的圈数。
从图2中可看出，地址指针转换为格雷码后，经过检测和计数环节，将读写地址和读写指针遍历的圈数分别送入比较器进行比较，从而准确地产生满标志位。
3 fpga内部软异步fifo设计
本设计中fpga采用的是xilinx spartan3系列中的xc3s400pq208。内部有56 kb的分布式ram和288 kb的ram，以及4个dcm（数字时钟管理器）单元，为系统提供独立的读写时钟频率。可以利用这些资源在fpga内部实现异步fifo模块。本文采用 vhdl语言对双端口ram的读写操作进行编程，实现fpga内部软fifo的设计。部分读写双端口ram和空／满标志位的判断源程序如下：
4 系统仿真
如果系统的读时钟频率大于写时钟频率，就有可能出现读空的情况；如果系统的写时钟频率大于读时钟频率，就可能出现写满的情况。在实际系统中，一般都设置写时钟频率大于读时钟频率，故本文只考虑后一种情况。
本系统采用quartusil8．1对系统进行仿真，由于系统深度较大，所以设定仿真时间为100 μs。系统刚上电时，双端口ram中暂时没有数据，此时系统处于读空状态，empty变为高电平，full保持低电平，如图3所示。随着ram中数据的不断写入，系统进入写满状态，此时full变为高电平，而empty变为低电平，如图4所示。
结 语
本文根据异步fifo设计的难点和要点，提出了具体的解决方案。在空／满标志位产生条件的判断上提出了“检测+计数器”的新思路，使系统设计方便实用，并采用格雷码方式降低了亚稳态出现的概率。通过验证，这种方法在有效判断空／满标志位方面有很大的优势。
控制器比电机大好吗？
串口传输的是什么信号 串口接收到的数据怎么解读出来
台积电公布第三季度业绩实现了营收高达2930亿元新台币环比增长21.6%
索尼HT-Z9F和Bose回音壁哪个最好
云豹短视频平台源码系统怎么制作视频？
基于XC3S400PQ208 FPGA芯片实现异步FIFO模块的设计
采用可编辑逻辑器件是瞎按高斯白噪声发生器的应用方案
专访莱克创始人倪祖根：不忘“清洁之王”初心，成就五大品牌生态
AC/DC电源模块工作效率的特点
全球供应链开始重组，牵一发而动全身的局面不在
基于WT588D宿舍智能防盗防火报警系统,Fire alarms
无人机行业规模越来越大，但其致命缺点不容忽视
魅族pro7什么时候上市？魅族pro7最新消息：魅族Pro7下月发布，你想知道的都在这！
什么是程序块
分析Java和大数据，二者之间有什么关系
瞄准中国千元智能机市场，LitePoint用“简约之美”解决产测瓶颈
诺基亚联手国内厂商，诺基亚6还能叩开中国市场的大门吗？
!!!现货PCR-2000W变频稳压电源PCR2000W小兵
哪个服务行业受益于人工智能的应用
iPhone的御用蓝牙耳机，苹果BeatsX图赏
1 fifo的基本结构和工作原理
fifo（first in first out）是一种采用环形存储结构的先进先出存储器。其使用一个双端口存储器存放数据，数据发送方在一端写入数据，接收方在另一端读出数据，能够协调好两个时钟域的工作，满足高时钟频率的要求。fifo在fpga设计中主要用来缓冲数据和隔离时钟或相位差异。访问fifo时不需要地址线，只需要数据线和读写控制信号线，且数据地址由内部读写指针自动加1完成，因此利用fifo实现数据的缓存具有接口简单、读写方便的优点。
根据fifo的工作时钟，可将fifo分为同步fifo和异步fifo。同步fifo是指读时钟和写时钟为同一个时钟，在时钟沿来临时同时进行读写操作；异步fifo是指读写时钟不是同一个时钟，而是相互独立的。实际上，工作在同一时钟的fifo很少用到，多数都是读写时钟独立的异步fifo。本文设计的异步fifo位宽为8，深度（即fifo可以存储8位数据的个数）为1 024。异步fifo的结构如图1所示。
双端口ram存储器具有独立的读写端口。如果用一个单端口ram存储器实现异步fifo，还应该包含一个仲裁器来保证同一时刻只能有一种操作（读或写操作）。本文选择的双端口ram并不一定是真正的双端口，只要有独立的读写端口即可。读写控制逻辑由加法计数器构成，实现读写地址的自动加1功能。空／满标志位的产生逻辑给系统提供空（empty）和满（full）信号。
2 异步fifo设计中的问题与解决办法
2．1 亚稳态问题
在含有触发器的电路中往往会出现亚稳态问题。亚稳态会使异步fifo的读写地址发生错误，产生误读或者误写。为此异步fifo设计中亚稳态问题也是一个比较重要的问题。亚稳态不可能完全消除，只能使其出现的概率降到最低。主要有2种方法来降低亚稳态出现的概率：
①采用触发器冗余方式。即采用多个触发器级联的方式，使本来出现概率为p的亚稳态，其出现概率降低到p2，但这种方式会导致延时增加。
②使用格雷码。格雷码的相临码元之间只有一位发生变化，这就大大地降低了亚稳态出现的概率。本文采用格雷码方式。
2．2 空／满标志位的判断
为保证数据的正确写入和读出，不发生写满和读空操作，怎样判断空／满标志位的产生就成为异步fifo设计的核心问题。异步fifo是环形存储的，当读写地址指针相等时，意味着空标志位或者满标志位的产生。但是却不能确定是写满还是读空状态。为解决这一问题，本文将转换为格雷码后的读写地址指针分别经过检测和计数器。每当读写指针遍历一圈（当读写地址指针指向双端口ram的最后一个地址）时，写计数i加1，读计数j加1。这样写满状态和读空状态的判断就需要同时满足两个条件。下面分别给出写满和读空状态的判断。
①写满状态的判别：当读地址指针等于写地址指针，并且i》j时，产生满标志。
②读空状态的判别：当写地址指针等于读地址指针，并且i=j时，产生空标志。
由于空／满标志位产生的结构图对称，故本文只给出满标志位产生的结构图，如图2所示。其中，主数i为写地址指针遍历的圈数，计数j为读地址指针遍历的圈数。
从图2中可看出，地址指针转换为格雷码后，经过检测和计数环节，将读写地址和读写指针遍历的圈数分别送入比较器进行比较，从而准确地产生满标志位。
3 fpga内部软异步fifo设计
本设计中fpga采用的是xilinx spartan3系列中的xc3s400pq208。内部有56 kb的分布式ram和288 kb的ram，以及4个dcm（数字时钟管理器）单元，为系统提供独立的读写时钟频率。可以利用这些资源在fpga内部实现异步fifo模块。本文采用 vhdl语言对双端口ram的读写操作进行编程，实现fpga内部软fifo的设计。部分读写双端口ram和空／满标志位的判断源程序如下：
4 系统仿真
如果系统的读时钟频率大于写时钟频率，就有可能出现读空的情况；如果系统的写时钟频率大于读时钟频率，就可能出现写满的情况。在实际系统中，一般都设置写时钟频率大于读时钟频率，故本文只考虑后一种情况。
本系统采用quartusil8．1对系统进行仿真，由于系统深度较大，所以设定仿真时间为100 μs。系统刚上电时，双端口ram中暂时没有数据，此时系统处于读空状态，empty变为高电平，full保持低电平，如图3所示。随着ram中数据的不断写入，系统进入写满状态，此时full变为高电平，而empty变为低电平，如图4所示。
结 语
本文根据异步fifo设计的难点和要点，提出了具体的解决方案。在空／满标志位产生条件的判断上提出了“检测+计数器”的新思路，使系统设计方便实用，并采用格雷码方式降低了亚稳态出现的概率。通过验证，这种方法在有效判断空／满标志位方面有很大的优势。
控制器比电机大好吗？
串口传输的是什么信号 串口接收到的数据怎么解读出来
台积电公布第三季度业绩实现了营收高达2930亿元新台币环比增长21.6%
索尼HT-Z9F和Bose回音壁哪个最好
云豹短视频平台源码系统怎么制作视频？
基于XC3S400PQ208 FPGA芯片实现异步FIFO模块的设计
采用可编辑逻辑器件是瞎按高斯白噪声发生器的应用方案
专访莱克创始人倪祖根：不忘“清洁之王”初心，成就五大品牌生态
AC/DC电源模块工作效率的特点
全球供应链开始重组，牵一发而动全身的局面不在
基于WT588D宿舍智能防盗防火报警系统,Fire alarms
无人机行业规模越来越大，但其致命缺点不容忽视
魅族pro7什么时候上市？魅族pro7最新消息：魅族Pro7下月发布，你想知道的都在这！
什么是程序块
分析Java和大数据，二者之间有什么关系
瞄准中国千元智能机市场，LitePoint用“简约之美”解决产测瓶颈
诺基亚联手国内厂商，诺基亚6还能叩开中国市场的大门吗？
!!!现货PCR-2000W变频稳压电源PCR2000W小兵
哪个服务行业受益于人工智能的应用
iPhone的御用蓝牙耳机，苹果BeatsX图赏