基于ADV7125的嵌入式系统VGA接口设计
目前vga接口是计算机系统以及智能仪器中重要的标准输出接口，但是大部分硬件系统选择lcd终端输出。很多显示设备，如常见的crt或lcd显示器一般都采用统一的15针vga显示接口。如需要外接这些设备，则需要把lcd输出信号的接口转换为vga接口。本设计是在三星公司芯片s3c2440平台下，利用最高频率可以达到330 mhz的adv7125芯片，设计了能够把输出的lcd信号转换为vga信号的转换电路。该设计方案具有电路简单、价格低廉、输出图像清晰稳定等特点。
1 adv7125芯片介绍
adv7125是一款单芯片、3通道、高速度的数模转换器。内置3个高速、8位、带互补输出的视频dac、1个标准ttl输入接口，以及1个高阻抗、模拟输出电流源。它具有3个独立的8位宽输入端口。只需1个+5 v／+3．3v单电源和时钟便能工作。adv7125还具有其他视频控制信号：复合同步信号控制端、消隐信号控制端，以及省电模式控制端。它能够与各种高分辨率彩色图形系统兼容。adv7125功能框图如图1所示。
adv7125有3个视频数据寄存器data register和一个视频控制寄存器power-down mode。数据寄存器的3个输入端分别连接红绿蓝三色的数字视频信号，数据寄存器后面紧跟数模转换单元，将数字信号转换为模拟信号；控制寄存器将数字的消隐信号、同步信号转换合并。数模转换后的模拟视频信号和控制寄存器输出的同步、消隐控制信号共同作为adv7125的输出信号，此输出信号大小受rset端和地之间接入的外加电阻rset大小的控制。
2 adv7125芯片用于vga转换的基本原理
adv7125芯片用于vga转换的基本原理是，将s3c2440输出的数字视频信号转换为模拟的vga输出信号，模拟的vga输出信号的大小受adv71 25芯片外围参考电压vref和外加电阻rset的控制，(vref和rset的具体接法如图4所示)其关系如下：
式中iog、ior、iob分别代表绿、红、蓝三色信号的幅度。当不用复合同步信号时，需要把端连接低电平，这时iog的关系式同式(2)。
上式中的是adv7125的一个附加信号控制端，adv7125的另外一个附加信号控制端是(消隐信号控制端)。和都是在时钟上升沿被锁存，保证像素数据流的同步。和的功能是：通过视频同步信号的编码，影响vga视频信号的输出。通过在模拟输出端口内部加了一个加权电流，实现此功能。这个电流的有无，由和逻辑输入判定。
图2说明了当和两者都为高电平时，ior和iob两者与iog的对比。
表1详细说明了和对模拟输出的影响。该表是在vref=1．235 v，rset=530 ω，rload=37．5ω的条件下测量的。
对应图2和表1可得到以下结论：
①当ior、iog、iob三端的dac输入为0x00时，代表屏幕最黑，此时对应图2为level，对应表1为第7行。从图2左面列表可以看到，ior、iob端的电流、电压分别是0ma、0v，iog端的电流、电压分别是7．2 ma、0．271 v。即电流相差7．2 ma。
②当ior、iog、iob三端的dac输入为0xff时，代表屏幕最白，此时对应图2为white levei，对应表1为第2行。从图2左面列表可以看到，ior、iob端的电流、电压分别是18．67 ma、0．7 v，iog端的电流、电压分别是26．0 ma、0．975 v。即电流相差7．3 ma。
从表1，可以得到以下的结论：
①当和都为高电平(为1)时，iog端口的白电平信号的电流，要比ior、iob端口同样情况下的电流高出7．3ma左右；视频信号电流、黑电平信号的电流，要比ior、iob端口同样情况下的电流高出7．2 ma左右。
②当为低电平(为0)、任意时，同样的dac输入条件下，ior、iob、iog三端的输出信号电流大小是完全一样的。
③当为低电平(为0)时，无论dac输入是多少，ior、iog、iob三端的输出信号均对应于高／低的同步无效／有效黑电平。
3 vga接口设计
根据需要，把lcd信号转换为vga信号，转换时必须根据vga信号的时序进行转换。vga信号一共包括5部分，分别是红(r)、绿(g)、蓝(b)三色信号和行(h)、场(v)同步信号，红(r)、绿(g)、蓝(b)三色信号和行(h)、场(v)同步信号根据s3c2440的配置时序，由s3c2440以数字信号的形式输出，之后由adv7125对红(r)、绿(g)、蓝(b)三色信号进行转换，行(h)、场(v)同步信号直接进入vga接口中，不需要转换。下面分别介绍vga信号的时序、硬件连接、软件设计以及注意事项。
3．1 vga时序信号
以分辨率为640x480、刷新频率为60 hz、16位的彩色显示模式为例，vga信号的扫描时序如图3所示。
在场扫描时序中，vsync为场同步信号，tvsync是指显示器扫描1帧完整画面需要的时间，大小为16 667μs；vsync信号每场有525行，其中480行为有效显示行，45行是场消隐期。场消隐期包括场同步时间(低电平场同步脉冲)twv(2行／63μs)、场消隐前肩thv(13行／412μs)、场消隐后肩tvh(30行／952 μs)，共45行。
在行扫描时序中，hsync为行同步信号，thsync是指显示器扫描一行需要的时间，大小为31．75μs，该周期通过hsync(行同步脉冲)来同步，脉冲的宽度twh=3．81μs。每显示行包括800点，其中640点为有效显示区，160点为行消隐期(是非显示区)。行消隐期包括行同步时间twh(3．81μs)，行消隐前肩thc(0．516μs)和行消隐后肩tch(1．786μs)，共160个点时钟。
3．2 s3c2440和adv7125的电路连接
设计中主要使用s3c2440处理器的lcd控制器接口，它主要通过dma方式占用系统总线，支持彩色tft液晶屏，支持16 bbp无调色真彩。 lcd接口数据的低8位，中间8位和高8位分别与adv7125芯片的blue信号、green信号和red信号相连，这样就完成了s3c2440处理器与adv7125芯片之间数字信号的传输。adv7125芯片的时钟信号采用lcd接口的时钟信号，信号与vm(vsdn)信号相连接，同步信号接地。comp端用于内部参考运放的补偿，用0．1μf的陶瓷电容连接在comp与模拟电源vaa之间，防止自激振荡以增加稳定性。采用ad1580作为参考电压，ad1580输出信号稳定，能够很好地满足电路设计的需要。rset引脚与地之间接一个530 ω的电阻，用来控制视频信号的满幅度。在图像系统中，不会自动产生复合同步信号，利用本设计可以实现视频同步信息编码直接进入绿色信道。如果不需要，把输入端与逻辑低电平相连。s3c2440和adv7125的电路连接如图4所示。其中vd0、vd1、…vd23、vden、clk、hsync、vsync为s3c2440的输出端。
3．3 电路连接需要注意的问题
adv7125可以用于灰度视频信号输出。例如：仅用于1个通道进行视频输出，这时其他两个不用的视频数据信道都应该与逻辑0相连，不用的模拟输出应该与使用的信道一样连接相同的负载。
为了实现adv7125的最优噪声性能，对pcb的设计必须特别注意。adv7125电源和地线上的噪声应该优化。可以通过屏蔽数字输入和提供好的退耦达到这一点。vaa和gnd的引线长度应该尽量短，这样可以减小电感环路。在设计pcb时应尽量把模拟地与数字地分开，地线应该通过1个磁珠与pcb大面积铺地相连，并且磁珠应该尽可能的靠近adv7125器件的地引脚。电路中使用的电容应该尽可能的靠近对应引脚，并且电容的引线应该尽可能的短，这样可以减小引线电容。由于使用频率非常高，时钟引线应尽可能地短，这样可以减小噪声的抖动。视频输出信号应该由数字地平面覆盖，这样可以增大高频电源抑制比。
由于模拟rgb信号采用高阻电流源输出方式，可以直接驱动75 ω的同轴传输线。长于10 m的电缆可能会对高频模拟输出脉冲衰减。使用输出缓冲可以补偿电缆的失真。这些缓冲器在整个输出电压摆幅期间，必须有足够的电流。常见的有ad84x系列的单片运放。在较高的频率下(如80 mhz)，推荐使用ad848。其典型增益电路如图5所示。
通过简单的计算可以得知其增益为：gain=1+z1／z2。改变缓冲电路的增益器件z1、z2来满足所要求的视频电平。
3．4 相关的软件设置
下面以简单的测试程序为例来说明相关软件的编写。
软件设计的基本流程如图6所示。具体过程如下：
①首先对lcd的功能寄存器进行初始化，主要设置lcd控制寄存器1～5，lcd缓冲区起始地址控制寄存器；屏蔽lcd中断。
②其次对lcd的输出时序(vga信号时序)进行设置。设置分辨率、周期、前(后)信号、同步脉冲。
③再次是对视频信号进行设置，主要是使能lcd视频信号的输出。
④用一幅图像的输出来测试vga的显示是否正常。
主要代码如下所示：
结语
本文结合s3c2440处理器和adv7125芯片的特点，介绍了lcd转vga方案，该方案简单易行，适用于嵌入式系统设备的vga信号输出。adv-7125芯片有多种频率可供选择。本设计也可以用于灰度级输出的信号中，在此基础上进行一些简单的修改，可以满足高分辨率，高刷新频率的环境要求。
山东联通联合中兴通讯打造5G网络智能矿山开采
巨头争相涌入，VR/AR崛起道路上已无障碍
核能发电的燃料是什么_核能发电发展趋势
洁净室的规程与规定
苹果自研GPU如此强悍：性能至少领先对手一代
基于ADV7125的嵌入式系统VGA接口设计
中国将引领5G发展
随选回放和培训简报下载－探索低功耗蓝牙及其网状网络和定位服务开发
高端智能手机市场混战，华为、小米、vivo接连发布新品
浅谈ZYNQ芯片架构解析
pcb单层板如何布线_pcb单层板自动布线设置
lm324引脚图及功能的功能介绍 lm324应用电路图汇总
提供非对称多核处理器提高性能可预测性
网状无线解决方案如何解决Wi-Fi掉线的“死区”
为什么车规级电容、电阻、电感必过AEC-Q200认证
安森美半导体与DHL合作在成田开设日本全球发货中心(JGDC)以更好服务在日本的客户
希捷公布超大容量产品规划 预计明年底出货20TB硬盘
2019年微软Surface比苹果iPad的广告花费多四倍以上
CK3362S有感三相直流无刷电机驱动控制板
挂耳式蓝牙耳机什么牌子好，2021挂耳式耳机推荐
1 adv7125芯片介绍
adv7125是一款单芯片、3通道、高速度的数模转换器。内置3个高速、8位、带互补输出的视频dac、1个标准ttl输入接口，以及1个高阻抗、模拟输出电流源。它具有3个独立的8位宽输入端口。只需1个+5 v／+3．3v单电源和时钟便能工作。adv7125还具有其他视频控制信号：复合同步信号控制端、消隐信号控制端，以及省电模式控制端。它能够与各种高分辨率彩色图形系统兼容。adv7125功能框图如图1所示。
adv7125有3个视频数据寄存器data register和一个视频控制寄存器power-down mode。数据寄存器的3个输入端分别连接红绿蓝三色的数字视频信号，数据寄存器后面紧跟数模转换单元，将数字信号转换为模拟信号；控制寄存器将数字的消隐信号、同步信号转换合并。数模转换后的模拟视频信号和控制寄存器输出的同步、消隐控制信号共同作为adv7125的输出信号，此输出信号大小受rset端和地之间接入的外加电阻rset大小的控制。
2 adv7125芯片用于vga转换的基本原理
adv7125芯片用于vga转换的基本原理是，将s3c2440输出的数字视频信号转换为模拟的vga输出信号，模拟的vga输出信号的大小受adv71 25芯片外围参考电压vref和外加电阻rset的控制，(vref和rset的具体接法如图4所示)其关系如下：
式中iog、ior、iob分别代表绿、红、蓝三色信号的幅度。当不用复合同步信号时，需要把端连接低电平，这时iog的关系式同式(2)。
上式中的是adv7125的一个附加信号控制端，adv7125的另外一个附加信号控制端是(消隐信号控制端)。和都是在时钟上升沿被锁存，保证像素数据流的同步。和的功能是：通过视频同步信号的编码，影响vga视频信号的输出。通过在模拟输出端口内部加了一个加权电流，实现此功能。这个电流的有无，由和逻辑输入判定。
图2说明了当和两者都为高电平时，ior和iob两者与iog的对比。
表1详细说明了和对模拟输出的影响。该表是在vref=1．235 v，rset=530 ω，rload=37．5ω的条件下测量的。
对应图2和表1可得到以下结论：
①当ior、iog、iob三端的dac输入为0x00时，代表屏幕最黑，此时对应图2为level，对应表1为第7行。从图2左面列表可以看到，ior、iob端的电流、电压分别是0ma、0v，iog端的电流、电压分别是7．2 ma、0．271 v。即电流相差7．2 ma。
②当ior、iog、iob三端的dac输入为0xff时，代表屏幕最白，此时对应图2为white levei，对应表1为第2行。从图2左面列表可以看到，ior、iob端的电流、电压分别是18．67 ma、0．7 v，iog端的电流、电压分别是26．0 ma、0．975 v。即电流相差7．3 ma。
从表1，可以得到以下的结论：
①当和都为高电平(为1)时，iog端口的白电平信号的电流，要比ior、iob端口同样情况下的电流高出7．3ma左右；视频信号电流、黑电平信号的电流，要比ior、iob端口同样情况下的电流高出7．2 ma左右。
②当为低电平(为0)、任意时，同样的dac输入条件下，ior、iob、iog三端的输出信号电流大小是完全一样的。
③当为低电平(为0)时，无论dac输入是多少，ior、iog、iob三端的输出信号均对应于高／低的同步无效／有效黑电平。
3 vga接口设计
根据需要，把lcd信号转换为vga信号，转换时必须根据vga信号的时序进行转换。vga信号一共包括5部分，分别是红(r)、绿(g)、蓝(b)三色信号和行(h)、场(v)同步信号，红(r)、绿(g)、蓝(b)三色信号和行(h)、场(v)同步信号根据s3c2440的配置时序，由s3c2440以数字信号的形式输出，之后由adv7125对红(r)、绿(g)、蓝(b)三色信号进行转换，行(h)、场(v)同步信号直接进入vga接口中，不需要转换。下面分别介绍vga信号的时序、硬件连接、软件设计以及注意事项。
3．1 vga时序信号
以分辨率为640x480、刷新频率为60 hz、16位的彩色显示模式为例，vga信号的扫描时序如图3所示。
在场扫描时序中，vsync为场同步信号，tvsync是指显示器扫描1帧完整画面需要的时间，大小为16 667μs；vsync信号每场有525行，其中480行为有效显示行，45行是场消隐期。场消隐期包括场同步时间(低电平场同步脉冲)twv(2行／63μs)、场消隐前肩thv(13行／412μs)、场消隐后肩tvh(30行／952 μs)，共45行。
在行扫描时序中，hsync为行同步信号，thsync是指显示器扫描一行需要的时间，大小为31．75μs，该周期通过hsync(行同步脉冲)来同步，脉冲的宽度twh=3．81μs。每显示行包括800点，其中640点为有效显示区，160点为行消隐期(是非显示区)。行消隐期包括行同步时间twh(3．81μs)，行消隐前肩thc(0．516μs)和行消隐后肩tch(1．786μs)，共160个点时钟。
3．2 s3c2440和adv7125的电路连接
设计中主要使用s3c2440处理器的lcd控制器接口，它主要通过dma方式占用系统总线，支持彩色tft液晶屏，支持16 bbp无调色真彩。 lcd接口数据的低8位，中间8位和高8位分别与adv7125芯片的blue信号、green信号和red信号相连，这样就完成了s3c2440处理器与adv7125芯片之间数字信号的传输。adv7125芯片的时钟信号采用lcd接口的时钟信号，信号与vm(vsdn)信号相连接，同步信号接地。comp端用于内部参考运放的补偿，用0．1μf的陶瓷电容连接在comp与模拟电源vaa之间，防止自激振荡以增加稳定性。采用ad1580作为参考电压，ad1580输出信号稳定，能够很好地满足电路设计的需要。rset引脚与地之间接一个530 ω的电阻，用来控制视频信号的满幅度。在图像系统中，不会自动产生复合同步信号，利用本设计可以实现视频同步信息编码直接进入绿色信道。如果不需要，把输入端与逻辑低电平相连。s3c2440和adv7125的电路连接如图4所示。其中vd0、vd1、…vd23、vden、clk、hsync、vsync为s3c2440的输出端。
3．3 电路连接需要注意的问题
adv7125可以用于灰度视频信号输出。例如：仅用于1个通道进行视频输出，这时其他两个不用的视频数据信道都应该与逻辑0相连，不用的模拟输出应该与使用的信道一样连接相同的负载。
为了实现adv7125的最优噪声性能，对pcb的设计必须特别注意。adv7125电源和地线上的噪声应该优化。可以通过屏蔽数字输入和提供好的退耦达到这一点。vaa和gnd的引线长度应该尽量短，这样可以减小电感环路。在设计pcb时应尽量把模拟地与数字地分开，地线应该通过1个磁珠与pcb大面积铺地相连，并且磁珠应该尽可能的靠近adv7125器件的地引脚。电路中使用的电容应该尽可能的靠近对应引脚，并且电容的引线应该尽可能的短，这样可以减小引线电容。由于使用频率非常高，时钟引线应尽可能地短，这样可以减小噪声的抖动。视频输出信号应该由数字地平面覆盖，这样可以增大高频电源抑制比。
由于模拟rgb信号采用高阻电流源输出方式，可以直接驱动75 ω的同轴传输线。长于10 m的电缆可能会对高频模拟输出脉冲衰减。使用输出缓冲可以补偿电缆的失真。这些缓冲器在整个输出电压摆幅期间，必须有足够的电流。常见的有ad84x系列的单片运放。在较高的频率下(如80 mhz)，推荐使用ad848。其典型增益电路如图5所示。
通过简单的计算可以得知其增益为：gain=1+z1／z2。改变缓冲电路的增益器件z1、z2来满足所要求的视频电平。
3．4 相关的软件设置
下面以简单的测试程序为例来说明相关软件的编写。
软件设计的基本流程如图6所示。具体过程如下：
①首先对lcd的功能寄存器进行初始化，主要设置lcd控制寄存器1～5，lcd缓冲区起始地址控制寄存器；屏蔽lcd中断。
②其次对lcd的输出时序(vga信号时序)进行设置。设置分辨率、周期、前(后)信号、同步脉冲。
③再次是对视频信号进行设置，主要是使能lcd视频信号的输出。
④用一幅图像的输出来测试vga的显示是否正常。
主要代码如下所示：
结语
本文结合s3c2440处理器和adv7125芯片的特点，介绍了lcd转vga方案，该方案简单易行，适用于嵌入式系统设备的vga信号输出。adv-7125芯片有多种频率可供选择。本设计也可以用于灰度级输出的信号中，在此基础上进行一些简单的修改，可以满足高分辨率，高刷新频率的环境要求。
山东联通联合中兴通讯打造5G网络智能矿山开采
巨头争相涌入，VR/AR崛起道路上已无障碍
核能发电的燃料是什么_核能发电发展趋势
洁净室的规程与规定
苹果自研GPU如此强悍：性能至少领先对手一代
基于ADV7125的嵌入式系统VGA接口设计
中国将引领5G发展
随选回放和培训简报下载－探索低功耗蓝牙及其网状网络和定位服务开发
高端智能手机市场混战，华为、小米、vivo接连发布新品
浅谈ZYNQ芯片架构解析
pcb单层板如何布线_pcb单层板自动布线设置
lm324引脚图及功能的功能介绍 lm324应用电路图汇总
提供非对称多核处理器提高性能可预测性
网状无线解决方案如何解决Wi-Fi掉线的“死区”
为什么车规级电容、电阻、电感必过AEC-Q200认证
安森美半导体与DHL合作在成田开设日本全球发货中心(JGDC)以更好服务在日本的客户
希捷公布超大容量产品规划 预计明年底出货20TB硬盘
2019年微软Surface比苹果iPad的广告花费多四倍以上
CK3362S有感三相直流无刷电机驱动控制板
挂耳式蓝牙耳机什么牌子好，2021挂耳式耳机推荐