英特尔透露多款3D芯片创新架构与封装技术
在半导体行业会议 hot chips 34 上，英特尔展示了2.5d和3d芯片块（tile）设计所需的创新架构和封装技术，这些技术将引领芯片制造进入新时代，并在未来数年内推动摩尔定律的发展。
英特尔首席执行官pat gelsinger（帕特·基辛格）分享了公司即将推出的一系列产品细节，包括meteor lake、arrow lake、lunar lake 、ponte vecchio gpu、intel xeon d-2700与d-1700以及fpga，并概述了其新的系统晶圆代工模式。
pat gelsinger 指出，英特尔在新产品中结合了如ribbonfet 、 powervia 、 high-na 微影制程以及2.5d 、3d 封装技术， 另外英特尔还设下了从当前单一封装1千亿个晶体管进步至2030年1兆个晶体管的目标。
同时英特尔也指出当前是半导体新技术发展的黄金时代，晶圆制造需要自以往单一晶圆代工的思维转型至微系统晶圆代工。英特尔的系统晶圆代工模式可以结合更先进的封装、开放的小芯片（chiplet）生态系统和软件组件，通过组装和提供系统单封装（systems in a package）的方式，满足全球对于运算能力和全面沉浸式数字体验永无止境的渴求。英特尔也通过持续推进先进制程工艺和芯片块设计，来满足产业需求。
英特尔在hot chips 34 提供了多款即将上市的产品架构预览。
14 代 meteor lake、15 代 arrow lake、以及 16 代 lunar lake 系列
这些处理器具有如下特点：
● 英特尔下一代 3d 客户端平台；
● 具有 cpu、gpu、soc 和 io tiles 的分解式 3d 客户端架构；
● 采用基础块的 meteor lake 和 arrow lake，辅以 foveros 互连；
● 基于 ucie 通用小芯片互连的开放式生态系统。
meteor lake 是英特尔打入客户端小芯片生态系统的第一步。4-tile 布局中包括了 cpu、gpu、soc 和 ioe 块，并且它们基于不尽相同的工艺节点。比如主 cpu tile使用了 “intel 4”（7nm euv）工艺节点，而 soc 和 ioe tile则是基于台积电 n6 工艺。
不过英特尔准备如何部署其 tgpu 图形tile呢？
起初有传闻称，英特尔有意采用台积电 3nm 工艺节点，但出于某些原因而中途改变了计划，转而采用台积电 5nm 工艺节点。不过，meteor lake cpu 的 tgpu，也一直都是照着台积电 5nm 方案去设计的。
来源：cnbeta
其次，随着下一代先进晶圆的成本增加，单芯片的研发成本也在水涨船高。尽管英特尔可以选择咬牙为 meteor lake 用整体设计，以带来更强的竞争力。但高昂的定价，或难以吸引到足够多的客户。
此外以 6p+4e 的移动芯片产品线为例，在 cpu / ioe tile、以及通向 soc tile 的 graphics tile 之间有两个 die-to-die 连接。英特尔表示，这其实是 foveros 3d 封装的一部分，且在主力小芯片顶部有一个基于自家 22nm ffl 工艺的无源中介层。虽然目前该中介层尚未发挥任何用途，但该公司确有计划在未来使用更先进的封装技术、并在其中使用有源的小芯片。在 meteorlake cpu 上，也尚未使用到 emib 技术。
来源：cnbeta
然后是 14 代 meteor lake 和 15 代 arrow lake cpu，英特尔证实其正在向桌面和移动平台发展。作为下一代 lga 1851 平台的主力，前者目标是 2023 年发布，后者则是 2024 年。
至于 16 代 lunar lake cpu，据说该系列最初是为 15w 的低功耗移动 cpu 细分市场而考虑的。但鉴于距离产品推出还有数年时间，期间也难免会迎来一些改变。
来源：cnbeta
值得一提的是全新tile架构的 14 代 meteor lake，将为游戏玩家带来崭新的体验。其基于“intel 4”（7nm euv）工艺节点，可将每瓦性能提升 20%，并计划于 2022 下半年前流片。如果一切顺利，首批 meteor lake 将于 2023 年上半年发货、并于同年晚些时候上市。在cpu 架构方面，预计该系列芯片会采用 redwood cove 高性能 p 大核 + crestmont 小核（e 核）。尽管 p 核与 golden cove / raptor lake 有许多相似之处，但 e 核将迎来重大的架构变化。
来源：cnbeta
紧随其后的是使用“ intel 20a” 工艺节点的 15 代 arrow lake，尽管插槽与 meteor lake 兼容，但大小核升级到了 lion cove + skymont 。随着新 sku（8p+32e）核心数量的增加，英特尔希望借此带来更大的竞争优势。不过更让人感到惊讶的，还是英特尔直接跳过了“intel 4” 节点，为其选用了“ intel 20a”工艺。框图显示 meteor / arrow lake 分别拥有 3 / 4 个tile，但后者仍有大量细节有待揭晓。
同时 meteor / arrow lake 将为额外的核心 ip 保留台积电 n3 工艺节点，推测会用于 arc gpu 核显。另外“ intel 20a”节点将受益于下一代 ribbonfet 和 powervia 技术，每瓦性能提升 15%、并计划于 2022 下半年前开测首批晶圆。
最后是全新的 16 代 lunar lake 大平台，凭借更新的“ intel 18a”工艺节点，其不仅可在性能上占据优势、还有望在能效上领先于竞争对手。与“ intel 20a”节点相比，其每瓦特性能提升 10%、利用了增强的 ribbonfetrr 设计、并减少了线宽。若能在 2024年下半年顺利投产，lunar lake 将于 2025 年的某个时候正式发布。
数据中心级 gpu ponte vecchio
ponte vecchio 是英特尔首款针对 hpc 级数据中心所开发的超高效能 gpu 产品，以多个复杂设计的芯片块以及嵌入式多芯片互连桥接（ emib ）与 foveros 先进封装连接，再透过 mdfi 互连扩展到两个堆叠，使单一封装包含超过 1 千亿个晶体管，再辅以英特尔开放软件模型，以one api简化api抽象与块架构设计。
为5g 物联网、企业与云端应用设计的xeon d-2700 与xeon d-1700
这两系列芯片是英特尔为顺应新时代网络基础与物联网应用所开发的，特别考虑到实际场域的功耗与空间限制，通过芯片块设计，整合先进运算核心、可灵活运用封包处理器的100g以太网络、内嵌加密加速、时间协调运算（tcc ）、时效性网路（ tsn ）与ai处理最佳化。
高性能和具有高度弹性的硬体加速工具 fpga
fpga 向来都是具备高度弹性的硬件加速工具，尤其近日更在射频领域发挥了相当大的潜力，英特尔借助整合数字与模拟芯片块，融合了来自不同制程节点、不同晶圆代工厂的芯片块，提供具备新效率、可缩减开发者时间与最高灵活性的设计。
故障解列装置
EMC设计原则及规范
电压、电流、电阻的计算公式
基于ISA总线技术实现多路DDS同步和IQ正交输出的信号源设计
视频编解码器是什么 编解码器技术原理作用解析
英特尔透露多款3D芯片创新架构与封装技术
2019年本田媒体大会开幕 计划2025年在中国投放20款以上电动化车型
Redmi Note10系列预热：屏幕尘埃落定
租用云服务器的好处
关于微型马达电机小知识的详细说明
有源高精度高隔离变送器
华为云底气十足 属于中国AI的黄金时代正在到来
我国自主研发的首个31.25kW铁-铬液流电池电堆“容和一号”成功下线
185M-185M+RF适配器直通1.85mm公头到1.85mm公脚DC-67GHz 50Ω
基于Mybatis拦截器实现数据范围权限
如何加快产品设计周期和加快市场投放速度
摩托罗拉首款弹出式全面屏机型One Hyper 拥有前置3200万像素摄像头
中国手机在印度销量不降反升 印度被打脸啪啪响
电子专业常见术语50条
无人机在我国智慧城市建设上的应用
英特尔首席执行官pat gelsinger（帕特·基辛格）分享了公司即将推出的一系列产品细节，包括meteor lake、arrow lake、lunar lake 、ponte vecchio gpu、intel xeon d-2700与d-1700以及fpga，并概述了其新的系统晶圆代工模式。
pat gelsinger 指出，英特尔在新产品中结合了如ribbonfet 、 powervia 、 high-na 微影制程以及2.5d 、3d 封装技术， 另外英特尔还设下了从当前单一封装1千亿个晶体管进步至2030年1兆个晶体管的目标。
同时英特尔也指出当前是半导体新技术发展的黄金时代，晶圆制造需要自以往单一晶圆代工的思维转型至微系统晶圆代工。英特尔的系统晶圆代工模式可以结合更先进的封装、开放的小芯片（chiplet）生态系统和软件组件，通过组装和提供系统单封装（systems in a package）的方式，满足全球对于运算能力和全面沉浸式数字体验永无止境的渴求。英特尔也通过持续推进先进制程工艺和芯片块设计，来满足产业需求。
英特尔在hot chips 34 提供了多款即将上市的产品架构预览。
14 代 meteor lake、15 代 arrow lake、以及 16 代 lunar lake 系列
这些处理器具有如下特点：
● 英特尔下一代 3d 客户端平台；
● 具有 cpu、gpu、soc 和 io tiles 的分解式 3d 客户端架构；
● 采用基础块的 meteor lake 和 arrow lake，辅以 foveros 互连；
● 基于 ucie 通用小芯片互连的开放式生态系统。
meteor lake 是英特尔打入客户端小芯片生态系统的第一步。4-tile 布局中包括了 cpu、gpu、soc 和 ioe 块，并且它们基于不尽相同的工艺节点。比如主 cpu tile使用了 “intel 4”（7nm euv）工艺节点，而 soc 和 ioe tile则是基于台积电 n6 工艺。
不过英特尔准备如何部署其 tgpu 图形tile呢？
起初有传闻称，英特尔有意采用台积电 3nm 工艺节点，但出于某些原因而中途改变了计划，转而采用台积电 5nm 工艺节点。不过，meteor lake cpu 的 tgpu，也一直都是照着台积电 5nm 方案去设计的。
来源：cnbeta
其次，随着下一代先进晶圆的成本增加，单芯片的研发成本也在水涨船高。尽管英特尔可以选择咬牙为 meteor lake 用整体设计，以带来更强的竞争力。但高昂的定价，或难以吸引到足够多的客户。
此外以 6p+4e 的移动芯片产品线为例，在 cpu / ioe tile、以及通向 soc tile 的 graphics tile 之间有两个 die-to-die 连接。英特尔表示，这其实是 foveros 3d 封装的一部分，且在主力小芯片顶部有一个基于自家 22nm ffl 工艺的无源中介层。虽然目前该中介层尚未发挥任何用途，但该公司确有计划在未来使用更先进的封装技术、并在其中使用有源的小芯片。在 meteorlake cpu 上，也尚未使用到 emib 技术。
来源：cnbeta
然后是 14 代 meteor lake 和 15 代 arrow lake cpu，英特尔证实其正在向桌面和移动平台发展。作为下一代 lga 1851 平台的主力，前者目标是 2023 年发布，后者则是 2024 年。
至于 16 代 lunar lake cpu，据说该系列最初是为 15w 的低功耗移动 cpu 细分市场而考虑的。但鉴于距离产品推出还有数年时间，期间也难免会迎来一些改变。
来源：cnbeta
值得一提的是全新tile架构的 14 代 meteor lake，将为游戏玩家带来崭新的体验。其基于“intel 4”（7nm euv）工艺节点，可将每瓦性能提升 20%，并计划于 2022 下半年前流片。如果一切顺利，首批 meteor lake 将于 2023 年上半年发货、并于同年晚些时候上市。在cpu 架构方面，预计该系列芯片会采用 redwood cove 高性能 p 大核 + crestmont 小核（e 核）。尽管 p 核与 golden cove / raptor lake 有许多相似之处，但 e 核将迎来重大的架构变化。
来源：cnbeta
紧随其后的是使用“ intel 20a” 工艺节点的 15 代 arrow lake，尽管插槽与 meteor lake 兼容，但大小核升级到了 lion cove + skymont 。随着新 sku（8p+32e）核心数量的增加，英特尔希望借此带来更大的竞争优势。不过更让人感到惊讶的，还是英特尔直接跳过了“intel 4” 节点，为其选用了“ intel 20a”工艺。框图显示 meteor / arrow lake 分别拥有 3 / 4 个tile，但后者仍有大量细节有待揭晓。
同时 meteor / arrow lake 将为额外的核心 ip 保留台积电 n3 工艺节点，推测会用于 arc gpu 核显。另外“ intel 20a”节点将受益于下一代 ribbonfet 和 powervia 技术，每瓦性能提升 15%、并计划于 2022 下半年前开测首批晶圆。
最后是全新的 16 代 lunar lake 大平台，凭借更新的“ intel 18a”工艺节点，其不仅可在性能上占据优势、还有望在能效上领先于竞争对手。与“ intel 20a”节点相比，其每瓦特性能提升 10%、利用了增强的 ribbonfetrr 设计、并减少了线宽。若能在 2024年下半年顺利投产，lunar lake 将于 2025 年的某个时候正式发布。
数据中心级 gpu ponte vecchio
ponte vecchio 是英特尔首款针对 hpc 级数据中心所开发的超高效能 gpu 产品，以多个复杂设计的芯片块以及嵌入式多芯片互连桥接（ emib ）与 foveros 先进封装连接，再透过 mdfi 互连扩展到两个堆叠，使单一封装包含超过 1 千亿个晶体管，再辅以英特尔开放软件模型，以one api简化api抽象与块架构设计。
为5g 物联网、企业与云端应用设计的xeon d-2700 与xeon d-1700
这两系列芯片是英特尔为顺应新时代网络基础与物联网应用所开发的，特别考虑到实际场域的功耗与空间限制，通过芯片块设计，整合先进运算核心、可灵活运用封包处理器的100g以太网络、内嵌加密加速、时间协调运算（tcc ）、时效性网路（ tsn ）与ai处理最佳化。
高性能和具有高度弹性的硬体加速工具 fpga
fpga 向来都是具备高度弹性的硬件加速工具，尤其近日更在射频领域发挥了相当大的潜力，英特尔借助整合数字与模拟芯片块，融合了来自不同制程节点、不同晶圆代工厂的芯片块，提供具备新效率、可缩减开发者时间与最高灵活性的设计。
故障解列装置
EMC设计原则及规范
电压、电流、电阻的计算公式
基于ISA总线技术实现多路DDS同步和IQ正交输出的信号源设计
视频编解码器是什么 编解码器技术原理作用解析
英特尔透露多款3D芯片创新架构与封装技术
2019年本田媒体大会开幕 计划2025年在中国投放20款以上电动化车型
Redmi Note10系列预热：屏幕尘埃落定
租用云服务器的好处
关于微型马达电机小知识的详细说明
有源高精度高隔离变送器
华为云底气十足 属于中国AI的黄金时代正在到来
我国自主研发的首个31.25kW铁-铬液流电池电堆“容和一号”成功下线
185M-185M+RF适配器直通1.85mm公头到1.85mm公脚DC-67GHz 50Ω
基于Mybatis拦截器实现数据范围权限
如何加快产品设计周期和加快市场投放速度
摩托罗拉首款弹出式全面屏机型One Hyper 拥有前置3200万像素摄像头
中国手机在印度销量不降反升 印度被打脸啪啪响
电子专业常见术语50条
无人机在我国智慧城市建设上的应用