保持FPGA设计信号不被综合的方法

在一些应用中,有些特定的信号我们需要保留,用于进行采集检测,而综合器会自动优化把它综合掉,那么,应该怎样告诉综合器,不让它优化掉我们需要保留的信号呢?
对这种情况的处理是增加约束,共有2种情况:
1、需要保留的信号是引线
verilog hdl—定义的时候在后面增加/* synthesis keep */。
例如:wire keep_wire /* synthesis keep */;
2、需要保留是的寄存器
跟reg相关的synthesis attribute,共有两种,分别是/*synthesis noprune*/和/*synthesis preserve*/,两者的差别如下:
/*synthesis noprune*/ 避免 quartus ii 优化掉没output的reg。
/*synthesis preserve*/避免 quartus ii 將reg优化为常数,或者合并重复的reg。
定义的时候在后面增加相关的约束语句。
例如:reg reg1 /* synthesis noprune*/;或者 reg reg1 /* synthesis preserve */;
將/*synthesis noprune*/等synthesis attribute 语句放在module后面,这样整个module的reg将不被最佳化,从而不用再一一寄存器指定。
注意:以上所提到的synthesis attribute必须写在结束分号前面,写在分号后面只相当于注释:
正确:reg reg1 /* synthesis preserve */;
错误:reg reg1 ;/* synthesis preserve */

北京正式开放T5级别自动驾驶封闭测试场
2018年全球品牌液晶电视下滑趋势将扭转 出货量预计2.18亿台
中兴通讯完成基于SA架构的5G核心网测试支持3GPP 5G协议
希沃与中国标准化研究院、中山眼科、TUV莱茵联合发声!看得舒适才是真护眼
人工智能的进步,会导致大规模失业吗
保持FPGA设计信号不被综合的方法
三星Galaxy S21 Ultra的相机分数暴跌?
艾比森标准尺寸会议屏正式上市
破碎机轴头磨损的修复方法
关于无线WiFi覆盖的基本常识和常见问题
ISO9000对研发管理的作用浅谈
三星下一代折叠屏智能手机将大幅升级相机模组
谷歌公司计划用飞艇为亚非打造无线网络
硅晶圆供需紧绷将持续至2025年
蓝牙技术的基础知识
人工智能对于生活会有什么影响
准备好了吗?石墨烯电池电动汽车即将上市,可能价格颇高!
无人机市场波澜暗涌 4大领域成“血拼”主战场
数据采集系统的组成和基本原理
降压-升压转换器IM2605概述、特点及应用