DDR5升级背后的技术玄机
2020年7月，jedec固态技术协会正式发布了新的主流内存标准ddr5 sdram的最终规范，这意味着新一轮的内存升级换代又要开始了！
自上一代ddr4内存标准的问世到现在，已经历了9年，有数据显示目前ddr4标准产品在服务器和pc领域的渗透率都已经超过了95%，按照摩尔定律或者其他技术预测，新一代的ddr内存标准早该驾到了，由此足见在内存领域技术进步的边际成本是越来越高。
好在ddr5这把“磨”了近十年的“剑”并没有让大家失望，从jedec协会公布的信息来看，与上一代标准相比，ddr5将主电压从1.2 v降低至1.1 v，最大芯片密度提高了4倍，最大数据速率提高一倍，突发长度增加一倍，存储单元组数增加一倍。可以说在速度、容量、能耗和稳定性等方面，ddr5都来了一次全面的提升。
图1：不同ddr内存标准之间的比较 (资料来源：jedec）
ddr5标准推出之后，micron等内存及模块制造商都已经积极行动起来，陆续推出了相关的样品，为即将到来的新一波内存升级潮积极备战。按照以往的经验，2021年ddr5将最先进入服务器市场，之后伴随着工艺稳定和产能爬坡，再逐渐向pc和消费电子等领域渗透。但不管怎么说，这个进程已经启动。
当然，在一轮技术热潮到来之际，在做出“追不追，以及怎么追”等决定之前，既要做到知其然，还要知其所以然，因此今天我们就来看看，ddr5这性能提升背后，究竟暗藏着哪些技术玄机。
ddr5升级背后的技术玄机
数据存储容量和速率是衡量ddr标准代际之间差异的核心指标，在提升此核心性能方面，ddr5放出了以下这些大招儿：
增加整体bank数量
当存储器密度增加时，需要扩展bank的数量来应对。ddr5标准中每个bank组中的bank数量(4个)保持不变，而将bank组的数量增加一倍，达到了4或8个。通过允许在任意指定时间开启更多分页，并增加高页面点击率的统计概率，来提高整体的系统效率。增加的bank组通过提高使用短时序的可能性来减轻内部时序限制。
增加数据突发长度
ddr5将缺省的数据突发长度(burst length)从ddr4标准的bl8增加到了bl16，这样就提高了命令/地址和数据总线的效率。也就是说，相同的ca总线读写事务可以在数据总线上实现两倍的数据量，同时限制在同一bank内受到io/阵列时序限制的风险。突发长度的增加也可减少相同的64b缓存线数据负载存取所需的io数量，减少存取特定数据量所需的命令，这对于功耗的控制十分有利。
特别值得一提的是，数据突发长度的增加可以让ddr5 dimm模块实现双子通道的架构，提高整体的通道并行能力、灵活性和数量，进而优化内存整体的能效。
增加新的命令
在以往ddr sdram标准的all-bank refresh 命令(refab)基础上，ddr5增加了same-bank refresh (refsb) 命令。sdram在刷新 (refresh)之前，需要准备刷新的bank处于idle（闲置）状态，且这些bank在刷新命令期间无法继续后续的写入和读取活动。因此在执行refab刷新命令前，必须确保所有bank均处于闲置状态，以3.9μs一次计算，一个16gb ddr5 sdram 器件，其持续时间为295ns。
而新增加的refsb在发出命令之前，每个bank组中只需一个bank闲置即可，其余的在发出refsb命令时不需闲置，对非更新bank的唯一时序限制为 same-bank- refresh-to-activate 延迟。refsb命令以细粒度刷新 (fgr) 模式发出，每个bank平均每1.95μs接收一次refresh命令，这样一个16gb ddr5 sdram器件的refsb 持续时间仅130ns。
有模拟分析数据显示，使用refsb系统效能处理量比使用refab时提高6%至9%；refsb将刷新对平均闲置延迟时间的影响从11.2ns缩短到了5.0ns。
基于上述这几个方面的优化，ddr5在性能上实现了明显的提升。图2展示了，在规定的测试条件下，ddr5与ddr4相比在数据速率上的优势。
图2：ddr5与ddr4相比的性能优势（资料来源：micron）
除了在核心性能上的突破，ddr5还在可靠性、可用性与服务性 (ras)上，以及可操作性上做了诸多优化。
芯片内建错误校正码 (ecc)：通过ddr5器件输出数据之前在read命令期间执行校正，减轻系统错误校正的负担。在ddr4内存上实现ecc功能，需要额外增加一颗芯片，而ddr5原生支持片上ecc，对于提升系统可靠性大有帮助。
ppr强化功能：包括hppr (硬) 和sppr (软)两个独立的修复功能。主要的优化在于减少了执行sppr修复之前需要bank中备份的列，这样可以将备份和储存大量信息所需的系统时间缩至最短，通常每列数据约2μs。
多用途命令 (mpc)：ddr5时钟频率的提高，也给初始化和训练之前的操作执行带来挑战。为此，ddr5使用多用途命令 (mpc) 来执行介面初始化、训练和定期校正等功能，提升操作的效率。
从上文可以看出，一方面ddr5通过增加bank组、增加突发长度、引入新的refsb刷新命令等举措，提升核心性能，降低用户总体拥有成本；另一方面通过优化ras和可操作性为开发和应用带来更大便利，这样双管齐下，为ddr5标准打造了稳固的根基。
表1：ddr5产品特色与功能优化（资料来源：安富利）
ddr5内存条的变化
当然，想要最大程度上释放出一个全新内存标准的威力，dimm内存模块的设计也十分重要。ddr5标准的顺利升级，也必然需要内存模块方案的变化，为其提供助力。从micron提供的技术文档中我们可以看到，这样的变化主要体现在以下几个方面：
首先，ddr5模块与ddr4模块最大的差别就在于，标准的ddr5模块中有两个独立的子通道，每个子通道最多有两个实体封装的存储器区块 (rank)。每个dram封装都可设为主要/辅助拓扑，进而增加逻辑存储器区块以提高密度。独立子通道能提高并行性，并支持存储器控制器更有效率地安排时序，进而打破数据传输量的限制，满足服务器等应用中日益增加的运算需求。
其次，ddr5中增加了本地的pmic进行电压调节，由于将电源管理的功能从主板转到更靠近内存芯片的模块上，因此这种电源架构可降低主板的复杂性、提升电源转换的效率、增加更多电源管理的功能。
再有，ddr5模块上引入了基于mipi i3c通讯协定的边带存取功能，能够更好地支持模块上越来越多的主动器件，提高可用性，并监控关键参数以掌握模块工作时与功率、散热等相关的详细信息。
此外，在l/rdimm模块上，还放置了一对温度传感器ic，对模块表面温度梯度变化进行持续监测，并以此为依据调整流量变化，或者改变风扇速度，通过调优来最大化系统的处理能力。
最后，ddr5模块设计的改变，也催生了cai、mir和扩展接地等其他新功能，以利于改善设计配置、电源噪声和模块信号隔离等特性。命令和地址上的odt及增强的 dq/dqs/ca/cs 训练等新功能，也可提供更好的信号处理能效、更快的时钟速率，最终实现更高的带宽。
表2：ddr5与ddr4性能比较与优化（资料来源：安富利）
用ddr5开始一个新设计
可以想见，在即将到来的2021年，如何将计算存储方案升级到ddr5，将成为很多开发者——特别是数据中心等计算密集型应用的开发者——案头上的一个重要课题。为了加速这个进程，ddr5的核心技术供应商在快马加鞭推出新产品之外，也纷纷推出了开发者支持计划，比如micron的ddr5 技术支持计划 (tep)中，就为经过核准通过的合伙伙伴提供了丰富的技术资源，如：
产品数据手册、电气模型、热模型和仿真模型等技术资源，以帮助其产品开发和平台搭建
选择可用的ddr5元件与模块样品
与其他生态系统合作伙伴建立联系，以助其进行ddr5可用平台的设计与搭建
技术支持和培训资料
简言之，在需求发展的大趋势下，面对ddr5，除了“升级”跟上技术进步的节奏，实际上我们没有其他的选择。现在的关键就在于，如何在升级的这条路上走得更快、更顺畅。为此，安富利作为全球领先的技术分销商，也会为你提供全面和专业的支持。
安洲科技将应邀参加2013慕尼黑上海光博会
基于嵌入式和现场总线技术实现煤矸石在线识别与分选系统的设计
小马智行开启首批搭载ADK（自动驾驶套件）车辆的标准化生产
智慧物流是一个什么东西
全球2020年Q2季度图像传感器市场三星与索尼的市场份额差距缩小
DDR5升级背后的技术玄机
输电线路在线监测系统软件介绍
为什么美国快餐连锁店现在趋向聘请老人，而不是年轻人？
华为畅享10S正式发布 搭载麒麟710F处理器和4000mAh电池
基于机器视觉的汽车漆面缺陷检测技术
下一代Arm服务器CPU内核：Neoverse V2和E2
使用RT-Thread和CPK-RA2L1采集DHT11温湿度
华为FusionPlant工业互联网平台打造有竞争力的解决方案
光纤微裂纹检测仪测量手机玻璃镜底厚度
振动传感器YTS9512A构成的车辆防盗报警电路
ATA-2161高压放大器的电子实验案例（案例合集）
scViewerX是功能强大的ActiveX控件
如何对过孔进行建模、仿真和设计的线下研讨会
由于芯片短缺问题日益加重，导致“芯片荒”持续蔓延
电机铁芯损耗过大的原因
自上一代ddr4内存标准的问世到现在，已经历了9年，有数据显示目前ddr4标准产品在服务器和pc领域的渗透率都已经超过了95%，按照摩尔定律或者其他技术预测，新一代的ddr内存标准早该驾到了，由此足见在内存领域技术进步的边际成本是越来越高。
好在ddr5这把“磨”了近十年的“剑”并没有让大家失望，从jedec协会公布的信息来看，与上一代标准相比，ddr5将主电压从1.2 v降低至1.1 v，最大芯片密度提高了4倍，最大数据速率提高一倍，突发长度增加一倍，存储单元组数增加一倍。可以说在速度、容量、能耗和稳定性等方面，ddr5都来了一次全面的提升。
图1：不同ddr内存标准之间的比较 (资料来源：jedec）
ddr5标准推出之后，micron等内存及模块制造商都已经积极行动起来，陆续推出了相关的样品，为即将到来的新一波内存升级潮积极备战。按照以往的经验，2021年ddr5将最先进入服务器市场，之后伴随着工艺稳定和产能爬坡，再逐渐向pc和消费电子等领域渗透。但不管怎么说，这个进程已经启动。
当然，在一轮技术热潮到来之际，在做出“追不追，以及怎么追”等决定之前，既要做到知其然，还要知其所以然，因此今天我们就来看看，ddr5这性能提升背后，究竟暗藏着哪些技术玄机。
ddr5升级背后的技术玄机
数据存储容量和速率是衡量ddr标准代际之间差异的核心指标，在提升此核心性能方面，ddr5放出了以下这些大招儿：
增加整体bank数量
当存储器密度增加时，需要扩展bank的数量来应对。ddr5标准中每个bank组中的bank数量(4个)保持不变，而将bank组的数量增加一倍，达到了4或8个。通过允许在任意指定时间开启更多分页，并增加高页面点击率的统计概率，来提高整体的系统效率。增加的bank组通过提高使用短时序的可能性来减轻内部时序限制。
增加数据突发长度
ddr5将缺省的数据突发长度(burst length)从ddr4标准的bl8增加到了bl16，这样就提高了命令/地址和数据总线的效率。也就是说，相同的ca总线读写事务可以在数据总线上实现两倍的数据量，同时限制在同一bank内受到io/阵列时序限制的风险。突发长度的增加也可减少相同的64b缓存线数据负载存取所需的io数量，减少存取特定数据量所需的命令，这对于功耗的控制十分有利。
特别值得一提的是，数据突发长度的增加可以让ddr5 dimm模块实现双子通道的架构，提高整体的通道并行能力、灵活性和数量，进而优化内存整体的能效。
增加新的命令
在以往ddr sdram标准的all-bank refresh 命令(refab)基础上，ddr5增加了same-bank refresh (refsb) 命令。sdram在刷新 (refresh)之前，需要准备刷新的bank处于idle（闲置）状态，且这些bank在刷新命令期间无法继续后续的写入和读取活动。因此在执行refab刷新命令前，必须确保所有bank均处于闲置状态，以3.9μs一次计算，一个16gb ddr5 sdram 器件，其持续时间为295ns。
而新增加的refsb在发出命令之前，每个bank组中只需一个bank闲置即可，其余的在发出refsb命令时不需闲置，对非更新bank的唯一时序限制为 same-bank- refresh-to-activate 延迟。refsb命令以细粒度刷新 (fgr) 模式发出，每个bank平均每1.95μs接收一次refresh命令，这样一个16gb ddr5 sdram器件的refsb 持续时间仅130ns。
有模拟分析数据显示，使用refsb系统效能处理量比使用refab时提高6%至9%；refsb将刷新对平均闲置延迟时间的影响从11.2ns缩短到了5.0ns。
基于上述这几个方面的优化，ddr5在性能上实现了明显的提升。图2展示了，在规定的测试条件下，ddr5与ddr4相比在数据速率上的优势。
图2：ddr5与ddr4相比的性能优势（资料来源：micron）
除了在核心性能上的突破，ddr5还在可靠性、可用性与服务性 (ras)上，以及可操作性上做了诸多优化。
芯片内建错误校正码 (ecc)：通过ddr5器件输出数据之前在read命令期间执行校正，减轻系统错误校正的负担。在ddr4内存上实现ecc功能，需要额外增加一颗芯片，而ddr5原生支持片上ecc，对于提升系统可靠性大有帮助。
ppr强化功能：包括hppr (硬) 和sppr (软)两个独立的修复功能。主要的优化在于减少了执行sppr修复之前需要bank中备份的列，这样可以将备份和储存大量信息所需的系统时间缩至最短，通常每列数据约2μs。
多用途命令 (mpc)：ddr5时钟频率的提高，也给初始化和训练之前的操作执行带来挑战。为此，ddr5使用多用途命令 (mpc) 来执行介面初始化、训练和定期校正等功能，提升操作的效率。
从上文可以看出，一方面ddr5通过增加bank组、增加突发长度、引入新的refsb刷新命令等举措，提升核心性能，降低用户总体拥有成本；另一方面通过优化ras和可操作性为开发和应用带来更大便利，这样双管齐下，为ddr5标准打造了稳固的根基。
表1：ddr5产品特色与功能优化（资料来源：安富利）
ddr5内存条的变化
当然，想要最大程度上释放出一个全新内存标准的威力，dimm内存模块的设计也十分重要。ddr5标准的顺利升级，也必然需要内存模块方案的变化，为其提供助力。从micron提供的技术文档中我们可以看到，这样的变化主要体现在以下几个方面：
首先，ddr5模块与ddr4模块最大的差别就在于，标准的ddr5模块中有两个独立的子通道，每个子通道最多有两个实体封装的存储器区块 (rank)。每个dram封装都可设为主要/辅助拓扑，进而增加逻辑存储器区块以提高密度。独立子通道能提高并行性，并支持存储器控制器更有效率地安排时序，进而打破数据传输量的限制，满足服务器等应用中日益增加的运算需求。
其次，ddr5中增加了本地的pmic进行电压调节，由于将电源管理的功能从主板转到更靠近内存芯片的模块上，因此这种电源架构可降低主板的复杂性、提升电源转换的效率、增加更多电源管理的功能。
再有，ddr5模块上引入了基于mipi i3c通讯协定的边带存取功能，能够更好地支持模块上越来越多的主动器件，提高可用性，并监控关键参数以掌握模块工作时与功率、散热等相关的详细信息。
此外，在l/rdimm模块上，还放置了一对温度传感器ic，对模块表面温度梯度变化进行持续监测，并以此为依据调整流量变化，或者改变风扇速度，通过调优来最大化系统的处理能力。
最后，ddr5模块设计的改变，也催生了cai、mir和扩展接地等其他新功能，以利于改善设计配置、电源噪声和模块信号隔离等特性。命令和地址上的odt及增强的 dq/dqs/ca/cs 训练等新功能，也可提供更好的信号处理能效、更快的时钟速率，最终实现更高的带宽。
表2：ddr5与ddr4性能比较与优化（资料来源：安富利）
用ddr5开始一个新设计
可以想见，在即将到来的2021年，如何将计算存储方案升级到ddr5，将成为很多开发者——特别是数据中心等计算密集型应用的开发者——案头上的一个重要课题。为了加速这个进程，ddr5的核心技术供应商在快马加鞭推出新产品之外，也纷纷推出了开发者支持计划，比如micron的ddr5 技术支持计划 (tep)中，就为经过核准通过的合伙伙伴提供了丰富的技术资源，如：
产品数据手册、电气模型、热模型和仿真模型等技术资源，以帮助其产品开发和平台搭建
选择可用的ddr5元件与模块样品
与其他生态系统合作伙伴建立联系，以助其进行ddr5可用平台的设计与搭建
技术支持和培训资料
简言之，在需求发展的大趋势下，面对ddr5，除了“升级”跟上技术进步的节奏，实际上我们没有其他的选择。现在的关键就在于，如何在升级的这条路上走得更快、更顺畅。为此，安富利作为全球领先的技术分销商，也会为你提供全面和专业的支持。
安洲科技将应邀参加2013慕尼黑上海光博会
基于嵌入式和现场总线技术实现煤矸石在线识别与分选系统的设计
小马智行开启首批搭载ADK（自动驾驶套件）车辆的标准化生产
智慧物流是一个什么东西
全球2020年Q2季度图像传感器市场三星与索尼的市场份额差距缩小
DDR5升级背后的技术玄机
输电线路在线监测系统软件介绍
为什么美国快餐连锁店现在趋向聘请老人，而不是年轻人？
华为畅享10S正式发布 搭载麒麟710F处理器和4000mAh电池
基于机器视觉的汽车漆面缺陷检测技术
下一代Arm服务器CPU内核：Neoverse V2和E2
使用RT-Thread和CPK-RA2L1采集DHT11温湿度
华为FusionPlant工业互联网平台打造有竞争力的解决方案
光纤微裂纹检测仪测量手机玻璃镜底厚度
振动传感器YTS9512A构成的车辆防盗报警电路
ATA-2161高压放大器的电子实验案例（案例合集）
scViewerX是功能强大的ActiveX控件
如何对过孔进行建模、仿真和设计的线下研讨会
由于芯片短缺问题日益加重，导致“芯片荒”持续蔓延
电机铁芯损耗过大的原因