浅谈PCB布局中的DDR4阻抗变化
如果没有正确的设计和分析工具集，高速接口可能难以布局和布线。以太网，usb，ddr，mipi等协议需要在pcb布局中进行精确的单端和差分阻抗控制。反过来，这需要设计一个堆栈，用于具有定义的走线几何形状和返回路径的受控阻抗路由。难怪有些设计师很难开始高速布局和布线。
一旦完成布局和布线，就会出现布线是否正确的问题。在线drc无疑可以帮助您不受设计约束，并防止可能会损害阻抗，产生过多串扰和引起emi敏感性的布线错误。当您确实遇到阻抗变化之类的问题时，如果没有正确的场求解器，可能很难发现和纠正。
这些工具的综合功能使设计人员可以直接从pcb布局数据访问多个集成的现场求解器，以运行信号完整性，电源完整性和emi分析。让我们看看如何使用这些工具识别ddr4阻抗变化以及什么会导致这些阻抗变化。
我们使用siwave中的混合求解器在电路板的ddr4部分中发现了emi问题，这与电路板中的电源层阻抗有关，特别是pll_1v8网络（第6层）。除了运行drc之外，在签核之前还应在布局中检查其他重要的信号完整性指标。一些例子是：
任何阻抗控制网络上的阻抗变化 高速信号的返回路径 高速网络之间的串扰 关键网络上的s，y和z参数提取 关键网络上的寄生提取 在布局阶段，很难发现特定网络上的阻抗变化。尽管您可以为特定的网络类别定义阻抗配置文件，并可以在altium designer中轻松控制阻抗来布线走线，但是在布局中工作时，走线上的信号所看到的阻抗可能会发生变化。修改平面和铜浇注区域的形状后，您可以做出布局决定，以修改关键网络上的阻抗。同样，在完成复杂电路板的布局时，设计人员有可能在关键信号的返回路径中放置不连续点。因此，除了altium designer内置的drc引擎外，还必须使用一些验证工具。
ddr4阻抗目标
mini pc板包含两个板载8 gb ddr4 dram芯片，它们以1866 mhz运行，并且fpga和ddr4芯片之间的路由需要阻抗控制。对于该板中使用的micron mt40a512m16ly-107e dram模块，可选的片上端接允许34/40/48 ohm单端阻抗或85/90/95 ohm差分阻抗（也提供其他值）。
在对mini pc板进行初步调查后，我们可以看到一些ddr4网络（字节通道1，第7层中的对称带状线）在pll_1v8电源层和gnd层（第6层）之间的分界线下方交叉。这些网络的下半部分以vdd_ddr平面（第8层）为参考，该平面为ddr4模块供电并与接地平面（第9层）相邻。
在这里，我们看到两个网络在pll_1v8平面和gnd的分叉处相交，其中一个是ddr4_dm1（ddr4字节1的一部分）。与usb_d10网络相比，ddr4_dm1具有非常长的部分，该部分在pll_1v8与gnd之间的分支之间通过。ddr4_dm1在两个平面之间交叉的部分非常长，走线的此部分的阻抗可能与所需的阻抗明显不同。
在这里， altium designer中的simberian场求解器表明，这些带状线迹线的单端阻抗设计为 〜42欧姆（0.15毫米宽，dk = 3.6，第6层和第8层之间为0.24毫米）。该设计假定带状线上方和下方的平面是均匀的，这将在此几何形状中提供所需的阻抗。由于平面之间的间隙，带状线看起来是不对称的，因此人们希望在此部分看到更高的阻抗。
阻抗扫描仪的现场求解器结果如图2所示。该图显示了路由到板载ddr4模块的每个网络的特征阻抗。插图面板显示了ddr4_dm1网络的放大视图。使用热图在视觉上显示了阻抗，从而可以识别迹线特定部分的阻抗，并将其与上面定义的ddr4阻抗目标进行比较。
由于返回电流被感应到没有相邻接地平面的pll_1v8电源板中，因此该板上的叠层已经给高速信号创建一致的返回路径带来了困难。就分布式电路模型而言，这会减少带状线装置的每单位长度电容，从而在仿真结果中产生更大的阻抗。另外，路由已经很密集，并且需要保持这些网络之间的间距以减少串扰。
布局中针对这些问题的可能解决方案包括：
更改层堆叠，以使这些ddr网络参考第6层上的连续接地层。
尝试修改pll_1v8平面底部边缘附近的布线，以使ddr4_dm1位于pll_1v8下方。
修改pll_1v8平面的跨度，使其与ddr4_dm1重叠。
最好的解决方案是与第2点和第3点相结合的，它与上一篇博客文章中的建议不冲突。一种选择是重新加工图3中所示的长度调整部分，以便为ddr4_dm1腾出空间。
2022年毫米波雷达装配车型达到867.0万辆，同比增长21.9%
最新版本数据平面开发套件（DPDK）的功能介绍
Vishay推出针对工业应用的高效率、高可靠性的新款三相桥式电源模块
OPPO新机安兔兔跑分成绩疑似曝光
CS5054支持最小10mA恒流的单节线性锂电充电管理IC、小电流充电适用于100mAH以内小容量锂电池产品
浅谈PCB布局中的DDR4阻抗变化
三星提醒Galaxy S21的电池可提供足够的使用时间
Tony说用4K VR看球是这样的体验
王易见：“iPad”商标权之争还将继续
关于低功耗FPGA的8b/10b SERDES的接口设计解析
异步电动机绕组接线方法分享
中国信通院发布了2020年我国工业互联网产业经济发展报告
小程序开发还犯迷糊？快戳这份华为云实用技巧效率翻倍
L4960可调输出开关式稳压电源,L4960 switching power supply
诺基亚已经成为了全球第一大IP边缘路由公司
魅族PRO6 Plus的基本参数剖析
redis数据倾斜的原因以及应对方案 JD开源hotkey的源码解析
创新发展成未来竞争新常态
采访Alex Measure：机器学习应用于政府业务场景
安科瑞配电室综合监控系统：电力设备监控的全面解决方案
一旦完成布局和布线，就会出现布线是否正确的问题。在线drc无疑可以帮助您不受设计约束，并防止可能会损害阻抗，产生过多串扰和引起emi敏感性的布线错误。当您确实遇到阻抗变化之类的问题时，如果没有正确的场求解器，可能很难发现和纠正。
这些工具的综合功能使设计人员可以直接从pcb布局数据访问多个集成的现场求解器，以运行信号完整性，电源完整性和emi分析。让我们看看如何使用这些工具识别ddr4阻抗变化以及什么会导致这些阻抗变化。
我们使用siwave中的混合求解器在电路板的ddr4部分中发现了emi问题，这与电路板中的电源层阻抗有关，特别是pll_1v8网络（第6层）。除了运行drc之外，在签核之前还应在布局中检查其他重要的信号完整性指标。一些例子是：
任何阻抗控制网络上的阻抗变化 高速信号的返回路径 高速网络之间的串扰 关键网络上的s，y和z参数提取 关键网络上的寄生提取 在布局阶段，很难发现特定网络上的阻抗变化。尽管您可以为特定的网络类别定义阻抗配置文件，并可以在altium designer中轻松控制阻抗来布线走线，但是在布局中工作时，走线上的信号所看到的阻抗可能会发生变化。修改平面和铜浇注区域的形状后，您可以做出布局决定，以修改关键网络上的阻抗。同样，在完成复杂电路板的布局时，设计人员有可能在关键信号的返回路径中放置不连续点。因此，除了altium designer内置的drc引擎外，还必须使用一些验证工具。
ddr4阻抗目标
mini pc板包含两个板载8 gb ddr4 dram芯片，它们以1866 mhz运行，并且fpga和ddr4芯片之间的路由需要阻抗控制。对于该板中使用的micron mt40a512m16ly-107e dram模块，可选的片上端接允许34/40/48 ohm单端阻抗或85/90/95 ohm差分阻抗（也提供其他值）。
在对mini pc板进行初步调查后，我们可以看到一些ddr4网络（字节通道1，第7层中的对称带状线）在pll_1v8电源层和gnd层（第6层）之间的分界线下方交叉。这些网络的下半部分以vdd_ddr平面（第8层）为参考，该平面为ddr4模块供电并与接地平面（第9层）相邻。
在这里，我们看到两个网络在pll_1v8平面和gnd的分叉处相交，其中一个是ddr4_dm1（ddr4字节1的一部分）。与usb_d10网络相比，ddr4_dm1具有非常长的部分，该部分在pll_1v8与gnd之间的分支之间通过。ddr4_dm1在两个平面之间交叉的部分非常长，走线的此部分的阻抗可能与所需的阻抗明显不同。
在这里， altium designer中的simberian场求解器表明，这些带状线迹线的单端阻抗设计为 〜42欧姆（0.15毫米宽，dk = 3.6，第6层和第8层之间为0.24毫米）。该设计假定带状线上方和下方的平面是均匀的，这将在此几何形状中提供所需的阻抗。由于平面之间的间隙，带状线看起来是不对称的，因此人们希望在此部分看到更高的阻抗。
阻抗扫描仪的现场求解器结果如图2所示。该图显示了路由到板载ddr4模块的每个网络的特征阻抗。插图面板显示了ddr4_dm1网络的放大视图。使用热图在视觉上显示了阻抗，从而可以识别迹线特定部分的阻抗，并将其与上面定义的ddr4阻抗目标进行比较。
由于返回电流被感应到没有相邻接地平面的pll_1v8电源板中，因此该板上的叠层已经给高速信号创建一致的返回路径带来了困难。就分布式电路模型而言，这会减少带状线装置的每单位长度电容，从而在仿真结果中产生更大的阻抗。另外，路由已经很密集，并且需要保持这些网络之间的间距以减少串扰。
布局中针对这些问题的可能解决方案包括：
更改层堆叠，以使这些ddr网络参考第6层上的连续接地层。
尝试修改pll_1v8平面底部边缘附近的布线，以使ddr4_dm1位于pll_1v8下方。
修改pll_1v8平面的跨度，使其与ddr4_dm1重叠。
最好的解决方案是与第2点和第3点相结合的，它与上一篇博客文章中的建议不冲突。一种选择是重新加工图3中所示的长度调整部分，以便为ddr4_dm1腾出空间。
2022年毫米波雷达装配车型达到867.0万辆，同比增长21.9%
最新版本数据平面开发套件（DPDK）的功能介绍
Vishay推出针对工业应用的高效率、高可靠性的新款三相桥式电源模块
OPPO新机安兔兔跑分成绩疑似曝光
CS5054支持最小10mA恒流的单节线性锂电充电管理IC、小电流充电适用于100mAH以内小容量锂电池产品
浅谈PCB布局中的DDR4阻抗变化
三星提醒Galaxy S21的电池可提供足够的使用时间
Tony说用4K VR看球是这样的体验
王易见：“iPad”商标权之争还将继续
关于低功耗FPGA的8b/10b SERDES的接口设计解析
异步电动机绕组接线方法分享
中国信通院发布了2020年我国工业互联网产业经济发展报告
小程序开发还犯迷糊？快戳这份华为云实用技巧效率翻倍
L4960可调输出开关式稳压电源,L4960 switching power supply
诺基亚已经成为了全球第一大IP边缘路由公司
魅族PRO6 Plus的基本参数剖析
redis数据倾斜的原因以及应对方案 JD开源hotkey的源码解析
创新发展成未来竞争新常态
采访Alex Measure：机器学习应用于政府业务场景
安科瑞配电室综合监控系统：电力设备监控的全面解决方案