负载电容（IO电容）Cin对信号上升沿的影响
负载电容（io电容）cin对信号上升沿的影响
任何芯片io都有输入电容，通常为2pf左右，加上寄生电容，大约3ps。这个电容相当于负载电容，高速信号在这个电容上建立电压，相当于给电容充电，电容的充电公式是：
v0是电容初始电压，vu充满后的电压值，假设v0=0v。那么上面公式简化为：
当t = rc时，vt = 0.63vu；
当t = 2rc时，vt = 0.86vu；
当t = 3rc时，vt = 0.95vu；
当t = 4rc时，vt = 0.98vu；
当t = 5rc时，vt = 0.99vu；
我们平时用的时间常数τe指电容两端电压从0v上升到1-1/e=1-37%=63%所需的时间（e=2.71828）；
利用上述公式，计算出上升时间10%~90%所需要的时间是：
如果传输线阻抗50ω，cin=3pf，则τ10-90=0.33ns。如果信号的上升时间小于0.33ns，电容的充放电效应将会影响信号的上升时间。如果信号的上升时间大于0.33ns，这个电容将使信号上升时间增加越0.33ns
负载电容对信号上升沿的直接影响就是延长了上升时间，如下图：
线路中途容性负载对信号的影响
测试焊盘，过孔，封装引线或者连接到互连线中途的短桩线，都有寄生电容，相当于容性负载。这些容性负载通常是pf级别。
假设这些容性负载导致阻抗突变为25ω，这导致信号传输到这里，有负的信号被反射，然后入射信号降低。当信号到达负载端后返回，在这个点，又有负的信号返回到负载端。从波形上看就是信号幅度下降，下冲，振铃，上升时间增加。
下面计算一下线路中途负载电容的阻抗：
假设上升沿是线性的dv/dt=v/tr；
如果c很小，则zcap很大，如果远远大于50ω，那么与传输线的阻抗并联，几乎不影响整个传输线阻抗。如果zcap的值与传输线相当，它与传输线50ω并联，形成比50ω小的阻抗，就会引起信号完整性问题。
经验法则是zcap>5x50ω，就不会引起信号完整性问题。带入上述公式：
也即是：
假设上升时间是1nf，则允许的电容量为4pf；如果上升时间是0.25ns，则允许的电容量是1pf。
容性突变对信号上升时间的影响有一个经验公式：
50ω传输线，对于2pf容性突变，传输信号的10-90%上升时间增加约50x2pf=100ps。50%门限的延迟累加约为0.5x50x2pf=50ps。
50%门限的延迟成为延迟累加，用这个衡量电容突变对延迟的影响比较准确。上面的经验公式比较准确，下面是仿真结果，基本能吻合：
要想降低电容突变对信号上升沿的影响，如果电容降低不了，就只能降低传输线阻抗了。
电子芯闻早报：死磕三星，台积电上马10nm工艺
谷歌宣布8个欧洲新国家加入Stadia
松下无线充电太阳能电池板
看这里！移动应用测试必备六种类型说明
创意LED灯饰的制作方法
负载电容（IO电容）Cin对信号上升沿的影响
什么是太空水冷散热系统？360奇酷手机旗舰版拆解
梳理一下MATLAB/Simulink在轨道交通行业应用的方方面面
生物毒性检测仪的仪器特点是怎样的
入门级降噪蓝牙耳机怎么选？四款入门级降噪蓝牙耳机推荐
什么是主板SIMM/FLASH/Concurrent PCI
2020年我国工业互联网产业增加值将达到3.78万亿
Pickering推出PXIe版本的频率范围从3GHz到67GHz的PXI射频微波开关模块
专门为急救人员在使用真正临床AED的AED模拟除颤仪
IPv6进阶：IPv6入门实验配置
华为最终是否会加入O-RAN联盟
CPLD在多功能谐波分析仪设计中的应用
人工智能开始对客户体验进行改善和高度定制化
lcr数字电桥工作原理及使用方法_lcr数字电桥作用介绍
MODBUS转PROFINET网关与全数字交流伺服配置案例
任何芯片io都有输入电容，通常为2pf左右，加上寄生电容，大约3ps。这个电容相当于负载电容，高速信号在这个电容上建立电压，相当于给电容充电，电容的充电公式是：
v0是电容初始电压，vu充满后的电压值，假设v0=0v。那么上面公式简化为：
当t = rc时，vt = 0.63vu；
当t = 2rc时，vt = 0.86vu；
当t = 3rc时，vt = 0.95vu；
当t = 4rc时，vt = 0.98vu；
当t = 5rc时，vt = 0.99vu；
我们平时用的时间常数τe指电容两端电压从0v上升到1-1/e=1-37%=63%所需的时间（e=2.71828）；
利用上述公式，计算出上升时间10%~90%所需要的时间是：
如果传输线阻抗50ω，cin=3pf，则τ10-90=0.33ns。如果信号的上升时间小于0.33ns，电容的充放电效应将会影响信号的上升时间。如果信号的上升时间大于0.33ns，这个电容将使信号上升时间增加越0.33ns
负载电容对信号上升沿的直接影响就是延长了上升时间，如下图：
线路中途容性负载对信号的影响
测试焊盘，过孔，封装引线或者连接到互连线中途的短桩线，都有寄生电容，相当于容性负载。这些容性负载通常是pf级别。
假设这些容性负载导致阻抗突变为25ω，这导致信号传输到这里，有负的信号被反射，然后入射信号降低。当信号到达负载端后返回，在这个点，又有负的信号返回到负载端。从波形上看就是信号幅度下降，下冲，振铃，上升时间增加。
下面计算一下线路中途负载电容的阻抗：
假设上升沿是线性的dv/dt=v/tr；
如果c很小，则zcap很大，如果远远大于50ω，那么与传输线的阻抗并联，几乎不影响整个传输线阻抗。如果zcap的值与传输线相当，它与传输线50ω并联，形成比50ω小的阻抗，就会引起信号完整性问题。
经验法则是zcap>5x50ω，就不会引起信号完整性问题。带入上述公式：
也即是：
假设上升时间是1nf，则允许的电容量为4pf；如果上升时间是0.25ns，则允许的电容量是1pf。
容性突变对信号上升时间的影响有一个经验公式：
50ω传输线，对于2pf容性突变，传输信号的10-90%上升时间增加约50x2pf=100ps。50%门限的延迟累加约为0.5x50x2pf=50ps。
50%门限的延迟成为延迟累加，用这个衡量电容突变对延迟的影响比较准确。上面的经验公式比较准确，下面是仿真结果，基本能吻合：
要想降低电容突变对信号上升沿的影响，如果电容降低不了，就只能降低传输线阻抗了。
电子芯闻早报：死磕三星，台积电上马10nm工艺
谷歌宣布8个欧洲新国家加入Stadia
松下无线充电太阳能电池板
看这里！移动应用测试必备六种类型说明
创意LED灯饰的制作方法
负载电容（IO电容）Cin对信号上升沿的影响
什么是太空水冷散热系统？360奇酷手机旗舰版拆解
梳理一下MATLAB/Simulink在轨道交通行业应用的方方面面
生物毒性检测仪的仪器特点是怎样的
入门级降噪蓝牙耳机怎么选？四款入门级降噪蓝牙耳机推荐
什么是主板SIMM/FLASH/Concurrent PCI
2020年我国工业互联网产业增加值将达到3.78万亿
Pickering推出PXIe版本的频率范围从3GHz到67GHz的PXI射频微波开关模块
专门为急救人员在使用真正临床AED的AED模拟除颤仪
IPv6进阶：IPv6入门实验配置
华为最终是否会加入O-RAN联盟
CPLD在多功能谐波分析仪设计中的应用
人工智能开始对客户体验进行改善和高度定制化
lcr数字电桥工作原理及使用方法_lcr数字电桥作用介绍
MODBUS转PROFINET网关与全数字交流伺服配置案例