如何通过Vivado Synthesis中的URAM矩阵自动流水线化来实现最佳时序性能
ultraram 原语（也称为 uram）可在 xilinx ultrascale + 架构中使用，而且可用来高效地实现大容量深存储器。由于大小和性能方面的要求，通常这类存储器不适合使用其他存储器资源来实现。uram 原语具有实现高速内存访问所需的可配置流水线属性和专用级联连接。流水线阶段和级联连接是使用原语上的属性来配置的。
本篇博文描述的是通过将 uram 矩阵配置为使用流水线寄存器来实现最佳时序性能的方法。
流水线需求
通过在矩阵结构中连接多个 uram，从可用的 uram 原语实现大容量深存储器。
矩阵由 uram 的行和列组成。一列中的 uram 使用内置级联电路级联，且多列 uram 通过外部级联电路互连，这被称为水平级联电路。
作为示例，图 1 示出了针对 64k 深 x 72 位宽存储器的 4x4 uram 矩阵的矩阵分解。
4 行 4 列的 uram 矩阵（可实现 64k 深 72 位宽的存储器）
在没有流水线设计的情况下，深度联结构会导致内存访问出现大的时钟输出延迟。 例如，在默认情况下，上述 uram 矩阵可以达到约 350 mhz。要以更快的速度访问内存，应插入流水线。如果在网表中指定了一定数量的输出时延，vivado synthesis 即会自动实现此功能。
指定 rtl 设计中的流水线
有两种方法可以用来指定 rtl 设计中的流水线的用途，可以通过使用 xpm 流程，也可以通过行为 rtl 来推断内存。
如果 rtl 设计通过 xpm 流程来创建 uram 内存，则用户可以将对流水线的要求指定为 xpm 实例的参数。参数“read_latency_a/b”用于捕获内存的时延要求。
可用的流水线阶段数是 latency 值减去 2。 例如，如果 latency 设置为 10，则允许 8 个寄存器阶段用于流水线操作。另外两个寄存器可用来创建 uram 本身。
使用 xpm 设置流水线设计
如果用户使用 vivado 用户指南中提供的模板来编写 rtl，并通过此方法来创建 uram，那么，他们可以在 uram 的输出时创建尽可能多的寄存器阶段。唯一的要求是，与数据一起，流水线寄存器的启用也需要流水线化。
图 3 显示数据和流水线的启用。
uram 块输出时的数据及流水线启用规范
图 4 示出了 rtl 级 ram 流水线设计示例。
用来指定数据和流水线启用的 verilog 模板
分析日志文件：
vivado synthesis 根据上下文环境和场景发布与 uram 流水线相关的不同消息。下表说明要在 vivado.log 文件中查找的一些消息和要采取的相应操作。
请注意，推荐的流水线阶段基于可实现最高性能 (800 mhz+) 的完全流水线化的矩阵。此建议不受实际时序约束的限制。
时间性能估计：
下表说明流水线寄存器的数量与可实现的最大估计频率之间的关系。
请注意，实际的时间数仍将取决于最终地点和路线结果。
下列数字基于 speedgrade-2 virtex ultrascale+ 部件以及我们使用 4x4 矩阵实现的 64k x 72 uram 示例工程。
数据路径延迟具有以下一个或多个组件。
tco = 1.38 ns, clk to cascadeout on uram
tco = 0.82 ns, clk to cascadeout on uram with oreg=true
tco = 0.726 ns, clk to dataout on uram with oreg=true, cascade_order = last
uram -> uram 级联延迟 = 0.2 ns
uram -> lut 信号网络延迟 = 0.3 ns
lut 传输延迟 = 0.125 ns
lut -> lut 信号网络延迟 = 0.2 ns
lut5 -> ff 延迟 = 0.05
结 论
uram 原语是创建容量非常大的 ram 结构的有效方法。 它们被设置为易于级联以便在您的设计中创建容量更大的 ram。
但是，太多这类结构级联在一起可能会通过 ram 产生很大的延迟。从长远来看，花时间让您的 ram 完全流水线化会带来很多好处。
uram 原语是创建容量非常大的 ram 结构的有效方法。 它们被设置为易于级联以便在您的设计中创建容量更大的 ram。
但是，太多这类结构级联在一起可能会通过 ram 产生很大的延迟。从长远来看，花时间让您的 ram 完全流水线化会带来很多好处。
MPLS-VPN（虚拟专用网络）组网的规划与实现
基于H6225K的POE供电方案
电子连接器未来的发展趋势
黑鲨游戏手机“生为竞技”_雷军：黑鲨这个名字酷吗?
高通收购失败之后，恩智浦的未来在哪？
如何通过Vivado Synthesis中的URAM矩阵自动流水线化来实现最佳时序性能
针对工作在1GHz和2.6GHz的双频段功分器进行研究分析
小基站将成为全球网络容量压力的给力良药 无线新世界因小而美
云栖大会人脸识别闸机【技术亮点篇5】--人脸识别闸机采用海康威视摄像头
多层线路板的结构
印度政府邀请韩国三星与瑞典爱立信参与了印度的5G试验
使用全新的开放式标准为下一代便携式设备提供动力
如何调整示波器以观测正弦波呢？
智能余压监控系统将可以推动智慧消防的发展
内置MOS升压芯片FP6293 双节锂升压输出8.4V/1A
充电器在冷热交替环境下内部电路板结露怎么办
插针版排针版STM32F429IGT6核心板
到达6G需要什么？为什么一定要超越5G？
如何选择合适的机器视觉检测设备厂家
中国移动宽带用户访问互联网平均速率同比上年同期提升11.9%
本篇博文描述的是通过将 uram 矩阵配置为使用流水线寄存器来实现最佳时序性能的方法。
流水线需求
通过在矩阵结构中连接多个 uram，从可用的 uram 原语实现大容量深存储器。
矩阵由 uram 的行和列组成。一列中的 uram 使用内置级联电路级联，且多列 uram 通过外部级联电路互连，这被称为水平级联电路。
作为示例，图 1 示出了针对 64k 深 x 72 位宽存储器的 4x4 uram 矩阵的矩阵分解。
4 行 4 列的 uram 矩阵（可实现 64k 深 72 位宽的存储器）
在没有流水线设计的情况下，深度联结构会导致内存访问出现大的时钟输出延迟。 例如，在默认情况下，上述 uram 矩阵可以达到约 350 mhz。要以更快的速度访问内存，应插入流水线。如果在网表中指定了一定数量的输出时延，vivado synthesis 即会自动实现此功能。
指定 rtl 设计中的流水线
有两种方法可以用来指定 rtl 设计中的流水线的用途，可以通过使用 xpm 流程，也可以通过行为 rtl 来推断内存。
如果 rtl 设计通过 xpm 流程来创建 uram 内存，则用户可以将对流水线的要求指定为 xpm 实例的参数。参数“read_latency_a/b”用于捕获内存的时延要求。
可用的流水线阶段数是 latency 值减去 2。 例如，如果 latency 设置为 10，则允许 8 个寄存器阶段用于流水线操作。另外两个寄存器可用来创建 uram 本身。
使用 xpm 设置流水线设计
如果用户使用 vivado 用户指南中提供的模板来编写 rtl，并通过此方法来创建 uram，那么，他们可以在 uram 的输出时创建尽可能多的寄存器阶段。唯一的要求是，与数据一起，流水线寄存器的启用也需要流水线化。
图 3 显示数据和流水线的启用。
uram 块输出时的数据及流水线启用规范
图 4 示出了 rtl 级 ram 流水线设计示例。
用来指定数据和流水线启用的 verilog 模板
分析日志文件：
vivado synthesis 根据上下文环境和场景发布与 uram 流水线相关的不同消息。下表说明要在 vivado.log 文件中查找的一些消息和要采取的相应操作。
请注意，推荐的流水线阶段基于可实现最高性能 (800 mhz+) 的完全流水线化的矩阵。此建议不受实际时序约束的限制。
时间性能估计：
下表说明流水线寄存器的数量与可实现的最大估计频率之间的关系。
请注意，实际的时间数仍将取决于最终地点和路线结果。
下列数字基于 speedgrade-2 virtex ultrascale+ 部件以及我们使用 4x4 矩阵实现的 64k x 72 uram 示例工程。
数据路径延迟具有以下一个或多个组件。
tco = 1.38 ns, clk to cascadeout on uram
tco = 0.82 ns, clk to cascadeout on uram with oreg=true
tco = 0.726 ns, clk to dataout on uram with oreg=true, cascade_order = last
uram -> uram 级联延迟 = 0.2 ns
uram -> lut 信号网络延迟 = 0.3 ns
lut 传输延迟 = 0.125 ns
lut -> lut 信号网络延迟 = 0.2 ns
lut5 -> ff 延迟 = 0.05
结 论
uram 原语是创建容量非常大的 ram 结构的有效方法。 它们被设置为易于级联以便在您的设计中创建容量更大的 ram。
但是，太多这类结构级联在一起可能会通过 ram 产生很大的延迟。从长远来看，花时间让您的 ram 完全流水线化会带来很多好处。
uram 原语是创建容量非常大的 ram 结构的有效方法。 它们被设置为易于级联以便在您的设计中创建容量更大的 ram。
但是，太多这类结构级联在一起可能会通过 ram 产生很大的延迟。从长远来看，花时间让您的 ram 完全流水线化会带来很多好处。
MPLS-VPN（虚拟专用网络）组网的规划与实现
基于H6225K的POE供电方案
电子连接器未来的发展趋势
黑鲨游戏手机“生为竞技”_雷军：黑鲨这个名字酷吗?
高通收购失败之后，恩智浦的未来在哪？
如何通过Vivado Synthesis中的URAM矩阵自动流水线化来实现最佳时序性能
针对工作在1GHz和2.6GHz的双频段功分器进行研究分析
小基站将成为全球网络容量压力的给力良药 无线新世界因小而美
云栖大会人脸识别闸机【技术亮点篇5】--人脸识别闸机采用海康威视摄像头
多层线路板的结构
印度政府邀请韩国三星与瑞典爱立信参与了印度的5G试验
使用全新的开放式标准为下一代便携式设备提供动力
如何调整示波器以观测正弦波呢？
智能余压监控系统将可以推动智慧消防的发展
内置MOS升压芯片FP6293 双节锂升压输出8.4V/1A
充电器在冷热交替环境下内部电路板结露怎么办
插针版排针版STM32F429IGT6核心板
到达6G需要什么？为什么一定要超越5G？
如何选择合适的机器视觉检测设备厂家
中国移动宽带用户访问互联网平均速率同比上年同期提升11.9%