基于VHDL和发接复用器的SDH系统设计及FPGA仿真
针对目前国内sdh系统中还没有一个专门的e1分接复用芯征，本文介绍一种用高级硬件描述语言vhdl及状态转移图完成该发接复用器的设计的新型设计方法及其fpga实现。并给出了用xilinx foundation tools eda软件设计的电路仿真波形及spartan xcs30xl完成fpga实现的结果。
1 数字分接复用器结构原理
本数字分接复用器的功能是：在发送端把12mbps经过编码的有帧结构的ethernet(以太网)码流分接为7路标准e1接口速率数据流，sdh 设备再把这7路数据映射到155mbps的速率去通过光纤传输到下一个sdh设备;在接收端由sdh设备从155mbps的数据流中取出7路标准e1速率数据正确恢复为原来的12mbps的ethernet(以太网)码流。
发送端12mbps有帧结构数据帧间由全1空闲码填充。从数字分接复用器发送输出的7路e1数据由于传输处理过程中路中不同，必然会造成7路e1数据在传输过中的各路时延不一致，这就使得各路数据不同步。在设计中如何在接收端使得7路e1数据同步，从而正确恢复原发送端12mbps数据就成了一个难题。针对这一问题制定出了如下的解决方案。
1.1 数字分接器原理框图及说明
如图1所示，把数字分接器从总体上划分为：时钟产生、帧头/帧尾检测、串并变换、固定插零、fifo插入sync五个模块。
在发送端，分接器的时钟产生电路把14mbps系统时钟xclk转变为12mbps时钟，用这一时钟对端口来的12mbps成帧数据dataim做帧头(1100010001)/帧尾(1000000001)检测，检测出帧头后再做串/并变换操作，这样就初步完成了分接器的功能。但是，为了使数字复接器能正确复接就需要在分接器输出的7路数据中分别插入同步头sync(0111111110)。为了使数据和插入的sync区别开来，须要在7路数据中每隔 7bit就固定地插入“0”。这样，就保证了插入的sync不会与正常的掌握相混淆，从而也使得分接出的7路数据变为标准的e1数据。
1.2 数字复接器原理框图及说明
数字复接器原理框图如图2所示。与分接器相呼应，可把复接器从总体上划分为：sync检测、sync扣除、并/串转换、扣除零、帧头/帧尾检测5个模块。
在接收端，复接口的sync检测模块在7路e1数据流中分别检测出7个sync。通过sync扣除模块扣除在分接器中插入的sync，并使得7路 e1数据同步。之后，就可以对这7路e1数据进行并/串转换了。对于转换后的14mbps数据还需要扣除在分接器中固定插入的零。根据要求对于 12mbps的数据再一次做帧头/帧尾检测以便在两帧数据之间插入全“1”的空闲码。这样的就正确恢复出发送端的12mbps码流。
在发送端和接收端所有sync的处理都用fifo技术来实现。电路设计采用硬件高级描述语言vhdl和状态机来完成，用fpga验证实现。为提高电路的可实现性，设计全部采用d触发器和逻辑门来实现，并且综合约束工具来控制fpga内部电路的路径延时。
2 vhdl语言设计相对于传统设计的优点
(1)采用自顶向上(top down)的设计方法
与传统的系统硬件设计从具体的设计单元开始不同，vhdl设计是从系统的总体要求出发，先进行系统建模仿真，仿真通过后再利用vhdl层次化、结构化及行为化的描述方法将各个模块模型用可实现的vhdl电路描述替换。这对于一个非常大的硬件系统设计从总体上把握设计的可行性是非常重要的。
(2)采用系统的早期仿真
通过对系统建模的早期仿真便于在系统设计的早期发现设计中潜在的问题，与传统的自下而上设计的后期仿真相比可大大缩短系统设计的周期。
(3)降低了硬件电路的设计难度
不需要象传统的设计方法在设计前就要写出电路的逻辑表达式、真值表及卡诺图化简，vhdl在设计计数器的时候只关心计数器的状态就可以了。这样也大大缩短系统设计的周期。这对于时间效益的现代社会是非常重要的。
(4)vhdl设计文档的灵活性
用vhdl设计硬件电路，主要的设计文件是用vhdl编写的源程序。如果需要也可以利用eda软件转化为原理图。另外，它资源量小，便于保存，可以方便地被其它设计所利用，可继承性好，在源文件中可方便地加入注释，可读性好。
3 分接复用器的vhdl及状态转移图设计
3.1 分接复用器顶层vhdl建模(top level)及系统功能仿真
(1)系统发送顶层建模的vhdl端口描述
library ieee;
use ieee.std_logic_1164.all;--引用库说明;
entity tran_top is
port (reset : in std_logic;--ststem reset signal;
xclk_in : in std_logic;--14.336mhz input high clock;
datain : in std_logic;--12.544mhz input data;
clk12m :out std_logic;--12.544mhz input clock;
readclk_out:out std_logic;--2.048 mhz output clock;
rout:out std_logic_vector(6 downto 0)-2.048 mhz 7 route -output data;
);
end tran_top;
(2)系统发送顶层建模的vhdl仿真波形
如图3所示，送来的10m二进制的一帧数据(datain)为“1100010001(帧头)1111111111，1111111111，1111111111，11111111，1000000001 (帧尾)”。把分接为7路2m的数据如下：
rout0：0，0111111110(插入的sync)1011111，0(每7bit固定插入‘0’)10,111…(空闲码)
rout1：0，0111111110(插入的sync)1011111，0(每7bit固定插入‘0’)10，111…(空闲码)
rout2：0，0111111110(插入的sync)0111111，0(每7bit固定插入‘0’)10，111…(空闲码)
rout3：0，0111111110(插入的sync)0111111，0(每7bit固定插入‘0’)10，111…(空闲码)
rout4：0，0111111110(插入的sync)0111111，0(每7bit固定插入‘0’)00，111…(空闲码)
rout5：0，0111111110(插入的sync)1111111，0(每7bit固定插入‘0’)01，111…(空闲码)
rout6：0，0111111110(插入的sync)0111111，0(每7bit固定插入‘0’)0，1111…(空闲码)
这样，从仿真波形可知电路完成了每帧二进制10m数据分接为7路2m数据时在每路2m数据中插入sync(0111111110)、每7bit固定插入‘0’以及在10m数据每帧分接完后插入全1空闲码的操作。
(3)系统接收顶层建模的vhdl端口描述
library ieee;
use ieee.std_logic_1164.all; --引用库说明;
entity rcv_top is
port (reset:in std_logic; --system reset signal;
xclk : in std_logic: --14.336mhz input high clock;
clkin: in std_logic_vector(6 downto 0); --2.048mhz 7 rout input clock;
datain:in std_logic_vector(6 downto 0); --2.048mhz 7 rout input data;
clk_out:out std-logic; --12.544mhz output clock;
dataout:out std_logic; --12.544mhz output data;
);
end rcv_top;
(4)系统接收顶层建模的vhdl仿真波形
如图4所示。7路包含有sync(0111111110)及每7bit插入‘0’的两帧2m数据通过接收系统被正确地复接为10m数据。head_flag和end_flag分别为复接帧数据的帧头帧尾指示信号。
这时的7路仿真数据相互之间的延迟不同，其中第datain0延迟最大(8bit)，通过系统仿真可以证明7路2m数据间的延迟差最大可到125bit，远远起过技术要求的1～6bit。这样，从系统上确保了设计的可行性。
3.2 状态转移图设计方法
为去除毛刺，本设计中的计数器全部采用格雷码计数器。因为格雷码计数器从前一个状态到后一个状态的变化同时只有一位矢量发生状态反转(如：对于一个 8位计数器它的计数状态变化是：000→001→011→010→110→111→101→100)，故对它译码时可以防止竞争冒险现象，从而消除了电路在译码时可能产生的刺。对于有大量状态转移的电路，采用状态转换图输入法方便、直观;在foundation工具中，状态图输入又可以转化为vhdl语言，这又大大提高了电路设计的灵活性。
4 功能仿真、后仿真和fpga实现
本设计采用自顶向下(top-down)的设计方法。但为确保设计的可行性，对于每一个子模块都进行了功能仿真和后仿真。用foundation工具做功能仿真时，电路中没有器件延时和线延迟，只能从电路的功能上验证设计的正确性;而后仿零点能模拟实际电路中的器件延时和线延时，从而能进一步验证设计在实际工作中的正确性。最后本设计在fpga(xilinx spartan xcs30tq144)实现，其工作频率可达到20mhz，并在sdh系统的光纤环网上通过了测试。
5 fpga验证及问题讨论
(1)fpga验证时的7路2m数据间的延迟差
为了验证7路数据在传输中有不同延时，分接复用器依然能正常工作，就需要模拟出7路不同的延时来。有三种不同的实现方法来完成：·这7路不同的延时可以在fpga内中用不同的非门串起来实现;
·可以采用74系列器件在fpga外部完成不同延时的模拟;
·在fpga内部用不同级数的d触发器来模拟7路不同的延时。
在本设计中采用的是第三种。该方法的好处是易于控制不同路的延时，只要改变不同路中d触发器的级数就可以改变7路不同的延时。
(2)为提高分接复用器的传输效率，可采用不固定插“0”法，例如hdlc中的插“0”法
(3)可以通过在综合时进一步加约束来提高分接复用器的工作频率。
本文中的分接复用器为系统通信提供了灵活的速率选择。可根据不同需要，以2mbps为基数来配置各种数据速率。本设计中采用vhdl输入法及状态图输入法，大大缩短了设计周期，提高了设计的可靠性，并且大大增加了设计的可移值性。该设计的成功表明硬件描述高级语言(vhdl)是硬件设计的一种十分有效的手段。
锂电设备龙头公布2023半年度报告
树图区块链Conflux 把 TPS 大幅度提高以后，数据怎么存？
IAR Systems宣布支持64位RISC-V内核，进一步扩展其强大的RISC-V解决方案
通过安装该Linux-HA软件可以实现Linux双机系统的高可用性解决方案
【世说芯品】解析旺盛的健康管理产品需求，兆易创新GD32如何帮助客户取胜？
基于VHDL和发接复用器的SDH系统设计及FPGA仿真
操作系统的概念和功能
存在感应技术选择要求与如何应用
如何检测你的项目中是否触发离屏渲染问题
南卡和万魔哪个好？佩戴舒适的蓝牙耳机推荐
LLC谐振半桥拓补结构
高质USB-C 3.1 Gen2数据线拆解：搭载慧能泰E-Marker芯片
LTC5100-3.3V, 3.2Gbps VCSEL Dr
关于音频发烧友的两大门槛
河南首条智慧斑马线亮相 由LED发光地砖和立式信号灯箱组成
使用TensorFlow Model Analysis提升模型质量
5G+远程办公将为AR产业带来新的发展机遇
IBM Z 推出企业级 AI 新能力，持续助力主机客户 AI 之旅
目前毕业3年多，硬件工程师究竟如何发展？
硬核影音加BUFF, 东芝火箭炮Z670KF畅玩《最终幻想15》
1 数字分接复用器结构原理
本数字分接复用器的功能是：在发送端把12mbps经过编码的有帧结构的ethernet(以太网)码流分接为7路标准e1接口速率数据流，sdh 设备再把这7路数据映射到155mbps的速率去通过光纤传输到下一个sdh设备;在接收端由sdh设备从155mbps的数据流中取出7路标准e1速率数据正确恢复为原来的12mbps的ethernet(以太网)码流。
发送端12mbps有帧结构数据帧间由全1空闲码填充。从数字分接复用器发送输出的7路e1数据由于传输处理过程中路中不同，必然会造成7路e1数据在传输过中的各路时延不一致，这就使得各路数据不同步。在设计中如何在接收端使得7路e1数据同步，从而正确恢复原发送端12mbps数据就成了一个难题。针对这一问题制定出了如下的解决方案。
1.1 数字分接器原理框图及说明
如图1所示，把数字分接器从总体上划分为：时钟产生、帧头/帧尾检测、串并变换、固定插零、fifo插入sync五个模块。
在发送端，分接器的时钟产生电路把14mbps系统时钟xclk转变为12mbps时钟，用这一时钟对端口来的12mbps成帧数据dataim做帧头(1100010001)/帧尾(1000000001)检测，检测出帧头后再做串/并变换操作，这样就初步完成了分接器的功能。但是，为了使数字复接器能正确复接就需要在分接器输出的7路数据中分别插入同步头sync(0111111110)。为了使数据和插入的sync区别开来，须要在7路数据中每隔 7bit就固定地插入“0”。这样，就保证了插入的sync不会与正常的掌握相混淆，从而也使得分接出的7路数据变为标准的e1数据。
1.2 数字复接器原理框图及说明
数字复接器原理框图如图2所示。与分接器相呼应，可把复接器从总体上划分为：sync检测、sync扣除、并/串转换、扣除零、帧头/帧尾检测5个模块。
在接收端，复接口的sync检测模块在7路e1数据流中分别检测出7个sync。通过sync扣除模块扣除在分接器中插入的sync，并使得7路 e1数据同步。之后，就可以对这7路e1数据进行并/串转换了。对于转换后的14mbps数据还需要扣除在分接器中固定插入的零。根据要求对于 12mbps的数据再一次做帧头/帧尾检测以便在两帧数据之间插入全“1”的空闲码。这样的就正确恢复出发送端的12mbps码流。
在发送端和接收端所有sync的处理都用fifo技术来实现。电路设计采用硬件高级描述语言vhdl和状态机来完成，用fpga验证实现。为提高电路的可实现性，设计全部采用d触发器和逻辑门来实现，并且综合约束工具来控制fpga内部电路的路径延时。
2 vhdl语言设计相对于传统设计的优点
(1)采用自顶向上(top down)的设计方法
与传统的系统硬件设计从具体的设计单元开始不同，vhdl设计是从系统的总体要求出发，先进行系统建模仿真，仿真通过后再利用vhdl层次化、结构化及行为化的描述方法将各个模块模型用可实现的vhdl电路描述替换。这对于一个非常大的硬件系统设计从总体上把握设计的可行性是非常重要的。
(2)采用系统的早期仿真
通过对系统建模的早期仿真便于在系统设计的早期发现设计中潜在的问题，与传统的自下而上设计的后期仿真相比可大大缩短系统设计的周期。
(3)降低了硬件电路的设计难度
不需要象传统的设计方法在设计前就要写出电路的逻辑表达式、真值表及卡诺图化简，vhdl在设计计数器的时候只关心计数器的状态就可以了。这样也大大缩短系统设计的周期。这对于时间效益的现代社会是非常重要的。
(4)vhdl设计文档的灵活性
用vhdl设计硬件电路，主要的设计文件是用vhdl编写的源程序。如果需要也可以利用eda软件转化为原理图。另外，它资源量小，便于保存，可以方便地被其它设计所利用，可继承性好，在源文件中可方便地加入注释，可读性好。
3 分接复用器的vhdl及状态转移图设计
3.1 分接复用器顶层vhdl建模(top level)及系统功能仿真
(1)系统发送顶层建模的vhdl端口描述
library ieee;
use ieee.std_logic_1164.all;--引用库说明;
entity tran_top is
port (reset : in std_logic;--ststem reset signal;
xclk_in : in std_logic;--14.336mhz input high clock;
datain : in std_logic;--12.544mhz input data;
clk12m :out std_logic;--12.544mhz input clock;
readclk_out:out std_logic;--2.048 mhz output clock;
rout:out std_logic_vector(6 downto 0)-2.048 mhz 7 route -output data;
);
end tran_top;
(2)系统发送顶层建模的vhdl仿真波形
如图3所示，送来的10m二进制的一帧数据(datain)为“1100010001(帧头)1111111111，1111111111，1111111111，11111111，1000000001 (帧尾)”。把分接为7路2m的数据如下：
rout0：0，0111111110(插入的sync)1011111，0(每7bit固定插入‘0’)10,111…(空闲码)
rout1：0，0111111110(插入的sync)1011111，0(每7bit固定插入‘0’)10，111…(空闲码)
rout2：0，0111111110(插入的sync)0111111，0(每7bit固定插入‘0’)10，111…(空闲码)
rout3：0，0111111110(插入的sync)0111111，0(每7bit固定插入‘0’)10，111…(空闲码)
rout4：0，0111111110(插入的sync)0111111，0(每7bit固定插入‘0’)00，111…(空闲码)
rout5：0，0111111110(插入的sync)1111111，0(每7bit固定插入‘0’)01，111…(空闲码)
rout6：0，0111111110(插入的sync)0111111，0(每7bit固定插入‘0’)0，1111…(空闲码)
这样，从仿真波形可知电路完成了每帧二进制10m数据分接为7路2m数据时在每路2m数据中插入sync(0111111110)、每7bit固定插入‘0’以及在10m数据每帧分接完后插入全1空闲码的操作。
(3)系统接收顶层建模的vhdl端口描述
library ieee;
use ieee.std_logic_1164.all; --引用库说明;
entity rcv_top is
port (reset:in std_logic; --system reset signal;
xclk : in std_logic: --14.336mhz input high clock;
clkin: in std_logic_vector(6 downto 0); --2.048mhz 7 rout input clock;
datain:in std_logic_vector(6 downto 0); --2.048mhz 7 rout input data;
clk_out:out std-logic; --12.544mhz output clock;
dataout:out std_logic; --12.544mhz output data;
);
end rcv_top;
(4)系统接收顶层建模的vhdl仿真波形
如图4所示。7路包含有sync(0111111110)及每7bit插入‘0’的两帧2m数据通过接收系统被正确地复接为10m数据。head_flag和end_flag分别为复接帧数据的帧头帧尾指示信号。
这时的7路仿真数据相互之间的延迟不同，其中第datain0延迟最大(8bit)，通过系统仿真可以证明7路2m数据间的延迟差最大可到125bit，远远起过技术要求的1～6bit。这样，从系统上确保了设计的可行性。
3.2 状态转移图设计方法
为去除毛刺，本设计中的计数器全部采用格雷码计数器。因为格雷码计数器从前一个状态到后一个状态的变化同时只有一位矢量发生状态反转(如：对于一个 8位计数器它的计数状态变化是：000→001→011→010→110→111→101→100)，故对它译码时可以防止竞争冒险现象，从而消除了电路在译码时可能产生的刺。对于有大量状态转移的电路，采用状态转换图输入法方便、直观;在foundation工具中，状态图输入又可以转化为vhdl语言，这又大大提高了电路设计的灵活性。
4 功能仿真、后仿真和fpga实现
本设计采用自顶向下(top-down)的设计方法。但为确保设计的可行性，对于每一个子模块都进行了功能仿真和后仿真。用foundation工具做功能仿真时，电路中没有器件延时和线延迟，只能从电路的功能上验证设计的正确性;而后仿零点能模拟实际电路中的器件延时和线延时，从而能进一步验证设计在实际工作中的正确性。最后本设计在fpga(xilinx spartan xcs30tq144)实现，其工作频率可达到20mhz，并在sdh系统的光纤环网上通过了测试。
5 fpga验证及问题讨论
(1)fpga验证时的7路2m数据间的延迟差
为了验证7路数据在传输中有不同延时，分接复用器依然能正常工作，就需要模拟出7路不同的延时来。有三种不同的实现方法来完成：·这7路不同的延时可以在fpga内中用不同的非门串起来实现;
·可以采用74系列器件在fpga外部完成不同延时的模拟;
·在fpga内部用不同级数的d触发器来模拟7路不同的延时。
在本设计中采用的是第三种。该方法的好处是易于控制不同路的延时，只要改变不同路中d触发器的级数就可以改变7路不同的延时。
(2)为提高分接复用器的传输效率，可采用不固定插“0”法，例如hdlc中的插“0”法
(3)可以通过在综合时进一步加约束来提高分接复用器的工作频率。
本文中的分接复用器为系统通信提供了灵活的速率选择。可根据不同需要，以2mbps为基数来配置各种数据速率。本设计中采用vhdl输入法及状态图输入法，大大缩短了设计周期，提高了设计的可靠性，并且大大增加了设计的可移值性。该设计的成功表明硬件描述高级语言(vhdl)是硬件设计的一种十分有效的手段。
锂电设备龙头公布2023半年度报告
树图区块链Conflux 把 TPS 大幅度提高以后，数据怎么存？
IAR Systems宣布支持64位RISC-V内核，进一步扩展其强大的RISC-V解决方案
通过安装该Linux-HA软件可以实现Linux双机系统的高可用性解决方案
【世说芯品】解析旺盛的健康管理产品需求，兆易创新GD32如何帮助客户取胜？
基于VHDL和发接复用器的SDH系统设计及FPGA仿真
操作系统的概念和功能
存在感应技术选择要求与如何应用
如何检测你的项目中是否触发离屏渲染问题
南卡和万魔哪个好？佩戴舒适的蓝牙耳机推荐
LLC谐振半桥拓补结构
高质USB-C 3.1 Gen2数据线拆解：搭载慧能泰E-Marker芯片
LTC5100-3.3V, 3.2Gbps VCSEL Dr
关于音频发烧友的两大门槛
河南首条智慧斑马线亮相 由LED发光地砖和立式信号灯箱组成
使用TensorFlow Model Analysis提升模型质量
5G+远程办公将为AR产业带来新的发展机遇
IBM Z 推出企业级 AI 新能力，持续助力主机客户 AI 之旅
目前毕业3年多，硬件工程师究竟如何发展？
硬核影音加BUFF, 东芝火箭炮Z670KF畅玩《最终幻想15》