双口sram芯片，双口SRAM特点

随机存取存储器（英语：random access memory，ram）又称作“随机存储器”，***、港澳称作随机存取记忆体，是与cpu直接交换数据的内部存储器，也叫主存。它可以随时读写，而且速度很快，通常作为操作系统或其他正在运行中的程序的临时数据存储媒介。
双口sram简介双口ram 是在一个sram 存储器上具有两套完全独立的数据线、地址线和读写控制线，并允许两个独立的系统同时对该存储器进行随机性的访问。即共享式多端口存储器。双口ram最大的特点是存储数据共享。一个存储器配备两套独立的地址、数据和控制线，允许两个独立的cpu或控制器同时异步地访问存储单元。
因为数据共享，就必须存在访问仲裁控制。内部仲裁逻辑控制提供以下功能：对同一地址单元访问的时序控制；存储单元数据块的访问权限分配；信令交换逻辑（例如中断信号）等。双口ram可用于提高ram的吞吐率，适用于作于实时的数据缓存。
双口sram特点介绍（1）对同一地址单元访问的竞争控制
如果同时访问双口ram的同一存储单元，势必造成数据访问失真。为了防止冲突的发生，采用busy逻辑控制，也称硬件地址仲裁逻辑。此处只给出了地址总线选通信信号先于片选脉冲信号的情况。
而且，两端的片选信号至少相差taps——仲裁最小时间间隔（idt7132为5ns），内部仲裁逻辑控制才可给后访问的一方输出busy闭锁信号，将访问权交给另一方直至结束对该地址单元的访问，才撤消busy闭锁信号，将访问权交给另一方直至结束对该地址单元的访问，才撤消busy闭锁信号。
即使在极限情况，两个cpu几乎同时访问同一单元——地址匹配时片选信号低跳变之差少于taps，busy闭锁信号也仅输出给其中任一cpu，只允许一个cpu访问该地址单元。仲裁控制不会同时向两个cpu发busy闭锁信号。
（2）存储单元数据块的访问权限分配
存储单元数据块的访问权限分配只允许在某一时间段内由1个cpu对自定义的某一数据块进行读写操作，这将有助于存储数据的保护，更有效地避免地址冲突。信号量（semaphore，简称sem）仲裁闭锁就是一种硬件电路结合软件实现访问权限分配方法。sem单元是与存储单元无关的独立标志单元，图3给出了一个信号量闭锁逻辑框图。
两个触发器在初始化时均使sem允许输出为高电平，等待双方申请sem。如果收到一方写入的sem信号（通常低电平写入），如图3所示，仲裁电路将使其中一个触发器的sem允许输出端为低电平，而闭锁另一个sem允许输出端使其继续保持高电平。
只有当先请求的一方撤消sem信号，即写入高电平，才使另一sem允许输出端的闭锁得到解除，恢复等待新的sem申请。
（3）信令交换逻辑（signaling logic）
为了提高数据的交换能力，有些双口ram采用信令交换逻辑来通知对方。idt7130（1k容量）就是采用中断方式交换信令。利用两个特殊的单元（3ffh和3feh）作为信令字和中断源。假设左端cpu向3ffh写入信令，将由写信号和地址选通信号触发右端的中断输出，只有当右端的cpu响应中断并读取3ffh信令字单元，其中断才被双口ram撤消。