采用Verilog的数字跑表设计

本节通过verilog hdl语言编写一个具有“百分秒、秒、分”计时功能的数字跑表,可以实现一个小时以内精确至百分之一秒的计时。
数字跑表的显示可以通过编写数码管显示程序来实现,本实例只给出数字跑表的实现过程。读者还可以通过增加小时的计时功能,实现完整的跑表功能。
实例目标
本实例主要实现了计数及进位的设计,通过几个always模块的设计实现一个特定用途的模块——数字跑表。通过本实例,读者应达到下面的一些实例目标。
• 初步掌握verilog语言的设计方法。
• 完成一个数字跑表的设计。
原理简介
本数字跑表首先要从最低位的百分秒计数器开始,按照系统时钟进行计数。计数至100后向秒计数器进位,秒计数器以百分秒计数器的进位位为时钟进行计数。计数至60后向分计数器进位,分计数器以秒计数器的进位位为时钟进行计数,读者可以自行增加小时计数器。
数字跑表巧妙地运用进位位作为计数时钟来减少计数的位数。如果统一使用系统时钟作为计数时钟,那秒计数器将是一个6000进制的计数器,而分计数器将是一个3600000进制的计数器。这样将极大的浪费fpga的逻辑资源。而使用进位位作为计数时钟,只需要一个100进制的计数器和两个60进制的计数器。
如图是本实例的数字跑表模块图。
在实际的设计中,为了使计数器更加简单,计数器使用高低位两个计数器实现。100进制计数器分别是高位10进制计数器,低位10进制计数器;60进制计数分别是高位6进制计数器,低位10进制计数器。这样整个数字跑表使用6个计数器实现。
同时由于10进制计数器重复使用了5次,可以使用独立的模块实现10进制计数器,这样就可以通过模块复用来节省整个模块使用的资源。
数字跑表提供了清零位clr和暂停位pause,百分秒的时钟信号可以通过系统时钟分频提供。分频至1/100s,即可实现真实的时间计数。详细的时钟分频设计读者可参考相关的资料实现,在本实例中不再提供。

安科瑞智能母线监控解决方案
无线局域网WLAN的故障修复
华为Mate60突破封锁 通信电源国产化MOS管提升竞争力
BCH有能力作为日常支付的工具吗
微带耦合器端口失配对定向性指标的影响分析
采用Verilog的数字跑表设计
多功能推拉力测试机,芯片半导体,LED IC 力学测试
俄机器人逃跑!俄试图逃跑机器人成“网红",世界那么大我想去看看,人工智能将成为下一个通风口?
饲料硬度计的应用领域及其使用效果的介绍
如何避免示波器电流探头损坏
设计PCB时如何增强防静电ESD功能
118万台苹果出货,郑州出货达一半!没有中国富士康iphone8、iphonex可能价格会更高
【回顾往年CES】锤子手机首次携首款手机产品亮相展会
扬尘检测仪在扬尘监测系统中的应用
java环境配置成功后怎么运行
加热垫温度保护器的设计与应用-HCET-A海川温控
Broadcom、RealD携手将蓝牙技术导入3D立体眼镜
区别感应电和漏电的五个方法分享
小米汽车拟造超越保时捷与特斯拉的Dream Car,已吸引3700人加入
三星推出下一代QLED 8K电视新品 为消费者带来更高的分辨率体验