DDR4信号完整性测试要求
ddr5已经开始商用，但是有的产品还才开始使用ddr4。本文分享一些ddr4的测试内容。ddr4 和前代的 ddr3 相比， 它的速度大幅提升，最高可以达到 3200mb/s,这样高速的信号，对信号完整性的要求就更加严格，jesd79‐4 规范也对 ddr4 信号的测量提出了一些要求。
ddr4的特性
ddr4 相比 ddr3，有很多新的变化，首先它的带宽提高了近一倍，最高达到 3200mb/s，而且运行在更低的电压下，vdd 电压是 1.2v，这样可以在带宽提高的同时，不会提高系统的功耗。采用了新的颗粒架构，可以在单条内存上做到 16 个内存颗粒，内存封装和 dimm 类型不变，但是内存的 pin 脚数量有所变化，
ddr4 的 pin 脚数达到 288pin，pin 脚间距更加小，更详细的对比，见下图
fig.1 ddr4 和 ddr3 对比图
ddr4信号完整性测试要求
在 ddr4 规范 jesd79‐4 中，对物理层信号测试要求有：dq 眼图模板测试、抖动分析、电气特性测试，时序测试。相比 ddr3，ddr4 对眼图测试和抖动测试提出了新的要求 抖动测试
在 ddr3 的测试中，对 clock 的抖动的测试要求是：period jitter、cycle‐cycle jitter、 duty cycle jitter。ddr3 的 spec 中做了这样的推算：如果你的内存满足了规范要求的所有电气特性和时序特性，就可以一直正常的运行。现实状况下，这是没有考虑其他因素的理想情况，像随机抖动等也会影响产品的工作，而 ddr3 都没有对这些进行测试。
fig.2 ddr3 clock 抖动测试
在 ddr4 的规范中，采用了更实际的方法来考虑这些因素，测试要求包含了随机抖动 rj 和确定性抖动 dj，在规范中，总体抖动 tj 被定义为在一定误码率下的确定性抖动 dj 和随机性抖动 rj 的和，对抖动做了分解。fig.5 是测试结果。
fig.4 ddr4 clock jitter 要求
fig.5 lecroy qualiphy‐ddr4 jitter 测试结果
眼图模板测试
在 ddr3 测试中，眼图只是作为一个 debug 的手段，不是强制要求测试，而且没有模板。但是在 ddr4 中，要求进行 dq 输入接收端眼图模板测试，fig.6 是眼图模板的定义，在 ddr4‐2133 及以下频率，tdivw_total 和 tdivw_dj 相等 vdivw_total 和 vdivw_dv 相等，从本质上，现在还没有在模板中定义随机成分。
fig.6 ddr4 眼图模板定义
fig.7 ddr4 dq 眼图
ddr4 测试探测挑战
ddr4 的速率提升一倍，同时信号电压降低也接近一倍，这对测试探测技术提出了更高的要求。ddr4 规范中的所有测试都是定义在 bga 或者 dimm 的管脚处， 但是，在很多时候，我们很难直接探测到 bga 管脚处，这样测出来的结果误差会非常大，解决方案是使用 interposer 夹具或者虚拟探测技术，探测到理想点的波形。
Mate 60系列5G之谜：回归5G手机市场？
现代通信需求解析
高速运算放大器ADA4899-1的特点性能及功能实现
从光源到画质的全面创新，三星Neo QLED这样打造高品质观影体验
安信可雷达模组Rd-04在智能门锁中的应用
DDR4信号完整性测试要求
物联网传感器的作用有什么
基于嵌入式处理器S3C4510B和μCLinux实现电子交警系统的设计
为什么平流层空气的垂直运动会如此微弱
Thinxtra宣布已全面部署香港首个IoT网络，覆蓋率高达90%
网友再曝新机小米6？其实这是三年前的k920
气密性测试仪定制方案执行具体细则有哪些？_连拓精密
tl431恒流源电路介绍
应用在军用与航天领域的MEMS压力传感器迅猛增长
聚焦人工智能 Facebook再次加码人脸识别技术
BOSHIDA直流稳压电源模块 24V48V转5V12V双路隔离稳压输出
WiFi RFID阅读器的制作教程
电动汽车≠纯电池驱动，过度追求纯电续航里程不可行
浅谈数据包如何网络攻击DNA
嵌入传感器的软式智能隐形眼镜 不仅可调整视力还监测使用者血糖
ddr4的特性
ddr4 相比 ddr3，有很多新的变化，首先它的带宽提高了近一倍，最高达到 3200mb/s，而且运行在更低的电压下，vdd 电压是 1.2v，这样可以在带宽提高的同时，不会提高系统的功耗。采用了新的颗粒架构，可以在单条内存上做到 16 个内存颗粒，内存封装和 dimm 类型不变，但是内存的 pin 脚数量有所变化，
ddr4 的 pin 脚数达到 288pin，pin 脚间距更加小，更详细的对比，见下图
fig.1 ddr4 和 ddr3 对比图
ddr4信号完整性测试要求
在 ddr4 规范 jesd79‐4 中，对物理层信号测试要求有：dq 眼图模板测试、抖动分析、电气特性测试，时序测试。相比 ddr3，ddr4 对眼图测试和抖动测试提出了新的要求 抖动测试
在 ddr3 的测试中，对 clock 的抖动的测试要求是：period jitter、cycle‐cycle jitter、 duty cycle jitter。ddr3 的 spec 中做了这样的推算：如果你的内存满足了规范要求的所有电气特性和时序特性，就可以一直正常的运行。现实状况下，这是没有考虑其他因素的理想情况，像随机抖动等也会影响产品的工作，而 ddr3 都没有对这些进行测试。
fig.2 ddr3 clock 抖动测试
在 ddr4 的规范中，采用了更实际的方法来考虑这些因素，测试要求包含了随机抖动 rj 和确定性抖动 dj，在规范中，总体抖动 tj 被定义为在一定误码率下的确定性抖动 dj 和随机性抖动 rj 的和，对抖动做了分解。fig.5 是测试结果。
fig.4 ddr4 clock jitter 要求
fig.5 lecroy qualiphy‐ddr4 jitter 测试结果
眼图模板测试
在 ddr3 测试中，眼图只是作为一个 debug 的手段，不是强制要求测试，而且没有模板。但是在 ddr4 中，要求进行 dq 输入接收端眼图模板测试，fig.6 是眼图模板的定义，在 ddr4‐2133 及以下频率，tdivw_total 和 tdivw_dj 相等 vdivw_total 和 vdivw_dv 相等，从本质上，现在还没有在模板中定义随机成分。
fig.6 ddr4 眼图模板定义
fig.7 ddr4 dq 眼图
ddr4 测试探测挑战
ddr4 的速率提升一倍，同时信号电压降低也接近一倍，这对测试探测技术提出了更高的要求。ddr4 规范中的所有测试都是定义在 bga 或者 dimm 的管脚处， 但是，在很多时候，我们很难直接探测到 bga 管脚处，这样测出来的结果误差会非常大，解决方案是使用 interposer 夹具或者虚拟探测技术，探测到理想点的波形。
Mate 60系列5G之谜：回归5G手机市场？
现代通信需求解析
高速运算放大器ADA4899-1的特点性能及功能实现
从光源到画质的全面创新，三星Neo QLED这样打造高品质观影体验
安信可雷达模组Rd-04在智能门锁中的应用
DDR4信号完整性测试要求
物联网传感器的作用有什么
基于嵌入式处理器S3C4510B和μCLinux实现电子交警系统的设计
为什么平流层空气的垂直运动会如此微弱
Thinxtra宣布已全面部署香港首个IoT网络，覆蓋率高达90%
网友再曝新机小米6？其实这是三年前的k920
气密性测试仪定制方案执行具体细则有哪些？_连拓精密
tl431恒流源电路介绍
应用在军用与航天领域的MEMS压力传感器迅猛增长
聚焦人工智能 Facebook再次加码人脸识别技术
BOSHIDA直流稳压电源模块 24V48V转5V12V双路隔离稳压输出
WiFi RFID阅读器的制作教程
电动汽车≠纯电池驱动，过度追求纯电续航里程不可行
浅谈数据包如何网络攻击DNA
嵌入传感器的软式智能隐形眼镜 不仅可调整视力还监测使用者血糖