介绍信号完整性的另一个要素—芯片
这一节开始我们介绍信号完整性的另一个要素--芯片（驱动、接收器件），主要涉及到如下内容：
有一定基础的同学也可以直接略过此部分内容，但我觉得在介绍ibis模型、介绍sipi仿真之前，还是有必要先讲一下各种电平标准，这样有助我们更好的完成信号完整性仿真和分析。
驱动和接收器参数在介绍具体的电平标准前需要介绍一些概念：
驱动器：输出高电平（voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此voh。也就是说输出高电平的最低值可能会达到voh。输出低电平（vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此vol。也就是说输出低电平的最高值可能会达到vol。接收器：输入高电平（vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于vih时，则认为输入电平为高电平。输入低电平（vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于vil时，则认为输入电平为低电平。阀值电平(vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于vil、vih之间的电压值，对于cmos电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> vih，输入低电平
对于一般的逻辑电平，以上参数的关系如下：voh > vih > vt > vil > vol。
我们在做si分析时，用vih、vil来衡量仿真波形的高、低电平的噪声裕量。在考虑不同逻辑电平接口之间的互连时我们必须充分考虑驱动器的voh和接收器的vih以及驱动器的vol和接收器的vil之间的裕量是否足够，如果裕量很小，那么两种接口的电平对接就存在一定的风险。
常用的逻辑电平有 ttl、cmos、lvttl、lvcoms、sstl、hstl、cml、ecl、pecl、lvpecl、lvds等。这些逻辑电平接口都有自身的结构特点，为了能够获得最优的信号质量我们必须对所使用的电平接口输入输出结构有充分的了解。只有如此才能够设计出传输线和驱动、接收器完好匹配的电路。另外，我们需要对常用的逻辑电平的电气特性有充分了解，这有助我们判定仿真测试得到的结果是否满足要求。在实际的设计中经常遇到不同电平接口之间的互连，这就导致驱动器和接收器的共模电平、电压摆幅很可能不相同，为了数据的安全可靠传输就需要考虑各种电平接口之间的转换。在各种逻辑电平的互连设计中，需要尊需以下基本原则：
电平关系， 驱动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值。应保证合格的噪声容限（vohmin－vihmin≥0.4v，vilmax－volmax≥0.4v)，并且输出电压不超过输入电压允许范围，否则有可能导致器件损坏。
驱动能力 ，驱动器件必须能对负载器件提供灌电流最大值。驱动器件必须对负载器件提供足够大的拉电流，关系到驱动器的带负载能力和总线速率。对于一般驱动器来说驱动电流都是ma级别的，相比而言各种逻辑电平的输入电流都是ua级的，对于ttl、cmos等传统的低速接口来说可以驱动很多器件工作。高速的serdes链路大部分都是cml电平而且都是点到点的拓扑结构，此时更加关注信号的边沿变化率，如果边沿变化率太缓可能无法支持过高的信号速率。但也要注意长的布线链路也会造成比较大的损耗，这就需要驱动器可以通过驱动能力的调整来改善信号的幅度，对于高速serdes来说往往不仅仅是驱动能力的问题，还需要配合加重、均衡等技术来改善信号质量。
从另一方面驱动能力反映的是驱动器的 输出阻抗 ，从阻抗方面理解更有利于我们 保证驱动器和传输线之间的阻抗匹配 。
时延特性， 在高速信号进行逻辑电平转换时，往往会带来一定的延时。而且同一器件同一总线不同管脚的输出延时会有一定的偏差，这一延时偏差会很大程度上限制总线速率，时序设计时一定要充分考虑。
如果两种电平不能直接相连，则需要借助电平转换芯片。选用电平转换逻辑芯片时应慎重考虑，反复对比。通常逻辑电平转换芯片为通用转换芯片，可靠性高，设计方便，简化了电路，但对于具体的设计电路一定要考虑以上三种情况，合理选用。需要充分考虑电平转换芯片对上升/下降时间的影响，应保证tplh和tphl满足电路时序关系的要求和emc的要求。
ttl 、cmos电平ttl和cmos的逻辑电平是比较传统的低速电平接口，不能提供很快的开关速度，按典型电压可分为四类：5v系列、3.3v系列，2.5v系列和1.8v系列。5v系列比较通用被称为ttl或者cmos电平，3.3v及以下的逻辑电平被称为低电压逻辑电平，常用的为lvttl或lvcmos电平。一般的数字设计基础教材中都有详细介绍。这里给出不同系列的逻辑电平之间的逻辑电平对比，并简要分析何种情况下不同电平接口可以直接互连，什么情况下不能直接互连。
常用的ttl和cmos电平分类有：5v ttl、5v cmos、3.3v ttl/cmos、3.3v/5vtol.、和oc/od门。其中：
3.3v/5v tol.是指输入是3.3v逻辑电平，但可以忍受5v电压的信号输入。3.3v ttl/cmos逻辑电平表示不能输入5v信号的逻辑电平，否则会出问题。
3.3v和5v逻辑电平的互连
注意某些5v的cmos逻辑器件，它也可以工作于3.3v的电压，但它与真正的3.3v器件（是lvttl电平）不同，比如其vih是2.31v（＝0.7×3.3v，工作于3.3v）而不是2.0v，因而与真正的3.3v器件互连时工作不太可靠。因为这种接法无形中减小了高电平的噪声裕量，在进行信号完整性仿真时需要特别注意。
值得注意的是有些器件有单独的输入或输出电压管脚，此管脚接3.3v的电压时，器件的输入或输出逻辑电平为3.3v的逻辑电平信号，而当它接5v电压时，输入或输出的逻辑电平为5v的逻辑电平信号，此时应该按该管脚上接的电压的值来确定输入和输出的逻辑电平属于哪种分类。
** oc/od输出加上拉电阻可以驱动所有逻辑电平。**
5v ttl和3.3v/5vtol.可以被除了2.5v、1.8v外的所有逻辑电平驱动
由此得到以下逻辑电平匹配表格：
2.5v和3.3v之间的逻辑转换。
3.3v ttl/cmos逻辑电平驱动2.5v cmos逻辑电平
2.5v的逻辑器件有lv、lvc、avc、alvt、alvc等系列，其中前面四种系列器件工作在2.5v时可以容忍3.3v的电平信号输入，而alvc不行，所以可以使用lv、lvc、avc、alvt系列器件来进行3.3vttl/cmos逻辑电平到2.5v cmos逻辑电平的转换。
2.5v cmos逻辑电平驱动3.3v ttl/cmos逻辑电平
2.5v cmos逻辑电平的voh为2.0v，而3.3vttl/cmos的逻辑电平的vih也为2.0v，所以直接互连的话可能会出问题（除非3.3v的芯片本身的vih参数明确降低了）。此时可以使用双轨器件sn74lvcc3245a来进行2.5v逻辑电平到3.3v逻辑电平的转换。
一加5什么时候上市？8G运存+骁龙835+全面屏，一加5仍然值得期待
Xilinx可编程逻辑器件设计与开发（基础篇）连载31：Spartan
需要了解Linux的硬链接与软链接
数控机床机械手的主要组成部分
R型试验变压器有什么特点？
介绍信号完整性的另一个要素—芯片
什么是嵌入式操作系统，它由哪些组件构成
【Purple Pi OH RK3566 Harmony开发板】OpenHarmony音频播放应用
为什么锡膏使用前一定要搅拌回温？
电子分频前后级放大器后级部分（三）
全球智能手机市场呈现低迷势态
爆料称小米11 Pro与11 Pro+将搭载67W无线充电技术
VR安全体验馆是什么，它应用了哪些技术
带您走进“330型航空时钟”！
低代码会使初级码农失业吗
将石墨烯转化为最薄的金刚石薄膜，可实现增强电子器件的韧性
现代新胜达预计明年3月正式上市 内外设计上有了颠覆性的改变
微波雷达传感器模块，人体雷达感知存在，场景智能联动
3D扫描仪手持云台测评：手机可替代电脑采集数据
华为G9青春版：华为16年最高性价比手机，跳水50%售价899值得买了
有一定基础的同学也可以直接略过此部分内容，但我觉得在介绍ibis模型、介绍sipi仿真之前，还是有必要先讲一下各种电平标准，这样有助我们更好的完成信号完整性仿真和分析。
驱动和接收器参数在介绍具体的电平标准前需要介绍一些概念：
驱动器：输出高电平（voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此voh。也就是说输出高电平的最低值可能会达到voh。输出低电平（vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此vol。也就是说输出低电平的最高值可能会达到vol。接收器：输入高电平（vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于vih时，则认为输入电平为高电平。输入低电平（vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于vil时，则认为输入电平为低电平。阀值电平(vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于vil、vih之间的电压值，对于cmos电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> vih，输入低电平
对于一般的逻辑电平，以上参数的关系如下：voh > vih > vt > vil > vol。
我们在做si分析时，用vih、vil来衡量仿真波形的高、低电平的噪声裕量。在考虑不同逻辑电平接口之间的互连时我们必须充分考虑驱动器的voh和接收器的vih以及驱动器的vol和接收器的vil之间的裕量是否足够，如果裕量很小，那么两种接口的电平对接就存在一定的风险。
常用的逻辑电平有 ttl、cmos、lvttl、lvcoms、sstl、hstl、cml、ecl、pecl、lvpecl、lvds等。这些逻辑电平接口都有自身的结构特点，为了能够获得最优的信号质量我们必须对所使用的电平接口输入输出结构有充分的了解。只有如此才能够设计出传输线和驱动、接收器完好匹配的电路。另外，我们需要对常用的逻辑电平的电气特性有充分了解，这有助我们判定仿真测试得到的结果是否满足要求。在实际的设计中经常遇到不同电平接口之间的互连，这就导致驱动器和接收器的共模电平、电压摆幅很可能不相同，为了数据的安全可靠传输就需要考虑各种电平接口之间的转换。在各种逻辑电平的互连设计中，需要尊需以下基本原则：
电平关系， 驱动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值。应保证合格的噪声容限（vohmin－vihmin≥0.4v，vilmax－volmax≥0.4v)，并且输出电压不超过输入电压允许范围，否则有可能导致器件损坏。
驱动能力 ，驱动器件必须能对负载器件提供灌电流最大值。驱动器件必须对负载器件提供足够大的拉电流，关系到驱动器的带负载能力和总线速率。对于一般驱动器来说驱动电流都是ma级别的，相比而言各种逻辑电平的输入电流都是ua级的，对于ttl、cmos等传统的低速接口来说可以驱动很多器件工作。高速的serdes链路大部分都是cml电平而且都是点到点的拓扑结构，此时更加关注信号的边沿变化率，如果边沿变化率太缓可能无法支持过高的信号速率。但也要注意长的布线链路也会造成比较大的损耗，这就需要驱动器可以通过驱动能力的调整来改善信号的幅度，对于高速serdes来说往往不仅仅是驱动能力的问题，还需要配合加重、均衡等技术来改善信号质量。
从另一方面驱动能力反映的是驱动器的 输出阻抗 ，从阻抗方面理解更有利于我们 保证驱动器和传输线之间的阻抗匹配 。
时延特性， 在高速信号进行逻辑电平转换时，往往会带来一定的延时。而且同一器件同一总线不同管脚的输出延时会有一定的偏差，这一延时偏差会很大程度上限制总线速率，时序设计时一定要充分考虑。
如果两种电平不能直接相连，则需要借助电平转换芯片。选用电平转换逻辑芯片时应慎重考虑，反复对比。通常逻辑电平转换芯片为通用转换芯片，可靠性高，设计方便，简化了电路，但对于具体的设计电路一定要考虑以上三种情况，合理选用。需要充分考虑电平转换芯片对上升/下降时间的影响，应保证tplh和tphl满足电路时序关系的要求和emc的要求。
ttl 、cmos电平ttl和cmos的逻辑电平是比较传统的低速电平接口，不能提供很快的开关速度，按典型电压可分为四类：5v系列、3.3v系列，2.5v系列和1.8v系列。5v系列比较通用被称为ttl或者cmos电平，3.3v及以下的逻辑电平被称为低电压逻辑电平，常用的为lvttl或lvcmos电平。一般的数字设计基础教材中都有详细介绍。这里给出不同系列的逻辑电平之间的逻辑电平对比，并简要分析何种情况下不同电平接口可以直接互连，什么情况下不能直接互连。
常用的ttl和cmos电平分类有：5v ttl、5v cmos、3.3v ttl/cmos、3.3v/5vtol.、和oc/od门。其中：
3.3v/5v tol.是指输入是3.3v逻辑电平，但可以忍受5v电压的信号输入。3.3v ttl/cmos逻辑电平表示不能输入5v信号的逻辑电平，否则会出问题。
3.3v和5v逻辑电平的互连
注意某些5v的cmos逻辑器件，它也可以工作于3.3v的电压，但它与真正的3.3v器件（是lvttl电平）不同，比如其vih是2.31v（＝0.7×3.3v，工作于3.3v）而不是2.0v，因而与真正的3.3v器件互连时工作不太可靠。因为这种接法无形中减小了高电平的噪声裕量，在进行信号完整性仿真时需要特别注意。
值得注意的是有些器件有单独的输入或输出电压管脚，此管脚接3.3v的电压时，器件的输入或输出逻辑电平为3.3v的逻辑电平信号，而当它接5v电压时，输入或输出的逻辑电平为5v的逻辑电平信号，此时应该按该管脚上接的电压的值来确定输入和输出的逻辑电平属于哪种分类。
** oc/od输出加上拉电阻可以驱动所有逻辑电平。**
5v ttl和3.3v/5vtol.可以被除了2.5v、1.8v外的所有逻辑电平驱动
由此得到以下逻辑电平匹配表格：
2.5v和3.3v之间的逻辑转换。
3.3v ttl/cmos逻辑电平驱动2.5v cmos逻辑电平
2.5v的逻辑器件有lv、lvc、avc、alvt、alvc等系列，其中前面四种系列器件工作在2.5v时可以容忍3.3v的电平信号输入，而alvc不行，所以可以使用lv、lvc、avc、alvt系列器件来进行3.3vttl/cmos逻辑电平到2.5v cmos逻辑电平的转换。
2.5v cmos逻辑电平驱动3.3v ttl/cmos逻辑电平
2.5v cmos逻辑电平的voh为2.0v，而3.3vttl/cmos的逻辑电平的vih也为2.0v，所以直接互连的话可能会出问题（除非3.3v的芯片本身的vih参数明确降低了）。此时可以使用双轨器件sn74lvcc3245a来进行2.5v逻辑电平到3.3v逻辑电平的转换。
一加5什么时候上市？8G运存+骁龙835+全面屏，一加5仍然值得期待
Xilinx可编程逻辑器件设计与开发（基础篇）连载31：Spartan
需要了解Linux的硬链接与软链接
数控机床机械手的主要组成部分
R型试验变压器有什么特点？
介绍信号完整性的另一个要素—芯片
什么是嵌入式操作系统，它由哪些组件构成
【Purple Pi OH RK3566 Harmony开发板】OpenHarmony音频播放应用
为什么锡膏使用前一定要搅拌回温？
电子分频前后级放大器后级部分（三）
全球智能手机市场呈现低迷势态
爆料称小米11 Pro与11 Pro+将搭载67W无线充电技术
VR安全体验馆是什么，它应用了哪些技术
带您走进“330型航空时钟”！
低代码会使初级码农失业吗
将石墨烯转化为最薄的金刚石薄膜，可实现增强电子器件的韧性
现代新胜达预计明年3月正式上市 内外设计上有了颠覆性的改变
微波雷达传感器模块，人体雷达感知存在，场景智能联动
3D扫描仪手持云台测评：手机可替代电脑采集数据
华为G9青春版：华为16年最高性价比手机，跳水50%售价899值得买了