基于DSP芯片TMS320C25409和IDT7202芯片实现多路数据采集系统的设计
随着数字信号处理芯片dsp技术的发展，信号处理的速度越来越快，容量越来越大，为了配合不同时钟域之间的数据传输，必须使用fifo来达到数据匹配的目的，从而提高系统性能。
1 系统的总体设计
系统主要由信号采集电路ad，fifo，cpld和ti公司数字信号处理芯片tms320c25409组成。可以采集32路模拟量，64路开关量。接收到的模拟信号首先要通过运放放大、采样、然后通过模拟电子开关、再实现a／d转换，转换的数据经fifo送至dsp处理，cpld负责控制数据采集、a／d转换和数据读写的时序。系统结构框图如图1所示。
系统中使用了2片高速a／d转换芯片ad976，ad976是ad公司生产的模数转换器，它是采用电荷重分布技术的逐次逼近型模数转换器，fifo选用了idt公司的idt7202。它具有输入和输出两套数据线，独立的读／写地址指针，在读／写脉冲的控制下顺序地从双口fifo读／写数据，读／写地址指针均从第一个存储单元开始，直到最后一个存储单元，然后又回到第一个存储单元。系统采用了2片idt7202将数据宽度扩展为16位，do～d1为64路开关量数据；d2～d15为32路模拟量数据。在系统工作时，idt7202内部的仲裁电路通过对读指针和写指针的比较，相应给出fifo的空（ef）和满（ff）状态指示；cpld可以根据所获得的fifo状态标志控制fifo的读／写时序，实现对fifo的读／写操作。
2 fifo芯片idt7202的介绍
fifo（first in first out）简单说就是指先进先出。作为一种新型大规模集成电路，fifo芯片以其灵活、方便、高效的特性，逐渐在高速数据采集、高速数据处理、高速数据传输以及多机处理系统中得到越来越广泛的应用。idt7202是一种高速、低功耗、双端口存储器，输入、输出有9位数据，芯片容量为lk×9 b，输入／输出端口由单独的时钟和使能信号控制，具有“空”、“满”、“半满”和“几乎空、几乎满”标志。idt7202的9位输入／输出端口由单独的时钟和使能信号控制。输入端口由写使能信号（w）控制，当写使能w为低时，数据被连续写入fifo存储器中。同样，输出端口由读使能信号（r）控制，而且有一个输出使能引脚（oe）。idt7202还有一个复位端（rs），当rs为低时，idt7202的各个标志位全部回到原始状态。
3 fifo与cpld的接口设计
atera公司的可编程逻辑器件支持多种i／o电平标准，包括3．3 v，2．5 v和1．8 v的lvttl和lvcmos电平。由于fifo必须是5 v供电，所以cpld将数据从fifo读人内部存储器时，需要经过一个电平转换芯片。系统选用了sn74lvcl*5a具有三态输出的16位总线收发器，它支持8／16位数据的双向传输。
在fifo与cpld数据通信接口设计中，cpld主要输出控制时序到idt7202的复位、写和读端口，实现a／d转换数据到fifo的存储，并将数据从fifo读入cpld的内部存储器。一旦cpld检测到两个ad976的“busy”信号都为高电平，且延时满足，cpld就使fifo的写信号“w”输出为低电平，允许向fiflo中写入数据。同时检测fifo的满标志信号ff。若该信号为低，则说明fifo已经写满，此时，cpld输出读时序给该fifo，向fifo中读数据，同时检测fifo的空标志信号ef，若该信号为低，则说明fifo中数据已经读空，不允许读数据，除非再有数据写入后。本系统中采用两片idt7202，它们的复位、写和读端口分别联在一起，数据同时读写。数据do～d8从第一片输出，d9～d15从第二片输出，d16，d17空的两位数据接地。do～d1为64路开关量数据，64路开关量数据由8片8d锁存器74ls373锁存直接送至cpld，开关量采样时序、路数判别由cpld来实现。
idt7202的异步读写操作时序如图2所示，各参数说明见表1。
4 fifo与ad976接口设计
本系统最多可接32路模拟量，需使用两片ad976芯片，转换后的16位数据分别送入两个fifo中。当两片ad976中的任意一片中的“busy”信号为低电平时，进行模数转换，只有当“busy”为高时，数据才有可能写入至fifo中，但数据是否写入到fifo中，由fifo的写使能信号来决定，当cpld发出写使能信号有效时，转换数据才能存储到fifo中。a／d转换数据的输出和转换时钟有一定的相位差，在cpld内部可通过延时或时钟管理器来满足建立时间和保持时间，保证数据不失码地传输到fifo中。fifo与ad976均采用5 v电源，故数据线直接相连即可，为了减小外界对数据线的干扰，在数据线之间串接一个100～200 ω的小电阻。
5 结 语
系统地介绍了一种多路数据采集系统中fifo的设计方法。系统可以采集32路模拟量，64路开关量。系统具有抗干扰强、可靠性高、失码率低等优点。该系统可用于采集量比较多的设备中，已在电力故障监测装置中得到广泛的应用。
龙芯中科参加新一代电子信息产业创新技术交流会
SanDisk发布2012年Q2季度财报:利润下滑超预期
魅蓝承包王祖蓝 唱完跑蓝演唱会又上魅蓝新品发布会？
工业主板用家用主板可以吗
侃聊2018春晚上的无人汽车
基于DSP芯片TMS320C25409和IDT7202芯片实现多路数据采集系统的设计
变速器检修的主要内容
微雪电子USB转RS232/RS485/UART串口模块简介
IOTE 论坛 | 多场不同物联网领域论坛，9月共同一刻演讲！
二极管反向恢复特性和机理
英飞特在墨西哥设立子公司 将有利于加快公司全球战略布局
诺基亚8发布会精彩回顾：诺基亚8真机上手图赏，配置、外观、价格、拍照功能大汇总
极特先进(GTAT)公布两项全新DSS技术升级
Xilinx Zynq-7000 All Programmable SoC平台的机器视觉解决方案
LCD显示屏为何要添加多种选择的薄膜和滤光片
教室照明质量认证方案的探索
元核云最新发布自主可控分布式存储产品
虹膜识别技术未来可以在哪些领域有所作为
华为Mate 20 Pro的拍照和视频的综合得分高达109分全球排名第一
小米6什么时候上市：小米6将于4月16日发布，采用满血版骁龙835
1 系统的总体设计
系统主要由信号采集电路ad，fifo，cpld和ti公司数字信号处理芯片tms320c25409组成。可以采集32路模拟量，64路开关量。接收到的模拟信号首先要通过运放放大、采样、然后通过模拟电子开关、再实现a／d转换，转换的数据经fifo送至dsp处理，cpld负责控制数据采集、a／d转换和数据读写的时序。系统结构框图如图1所示。
系统中使用了2片高速a／d转换芯片ad976，ad976是ad公司生产的模数转换器，它是采用电荷重分布技术的逐次逼近型模数转换器，fifo选用了idt公司的idt7202。它具有输入和输出两套数据线，独立的读／写地址指针，在读／写脉冲的控制下顺序地从双口fifo读／写数据，读／写地址指针均从第一个存储单元开始，直到最后一个存储单元，然后又回到第一个存储单元。系统采用了2片idt7202将数据宽度扩展为16位，do～d1为64路开关量数据；d2～d15为32路模拟量数据。在系统工作时，idt7202内部的仲裁电路通过对读指针和写指针的比较，相应给出fifo的空（ef）和满（ff）状态指示；cpld可以根据所获得的fifo状态标志控制fifo的读／写时序，实现对fifo的读／写操作。
2 fifo芯片idt7202的介绍
fifo（first in first out）简单说就是指先进先出。作为一种新型大规模集成电路，fifo芯片以其灵活、方便、高效的特性，逐渐在高速数据采集、高速数据处理、高速数据传输以及多机处理系统中得到越来越广泛的应用。idt7202是一种高速、低功耗、双端口存储器，输入、输出有9位数据，芯片容量为lk×9 b，输入／输出端口由单独的时钟和使能信号控制，具有“空”、“满”、“半满”和“几乎空、几乎满”标志。idt7202的9位输入／输出端口由单独的时钟和使能信号控制。输入端口由写使能信号（w）控制，当写使能w为低时，数据被连续写入fifo存储器中。同样，输出端口由读使能信号（r）控制，而且有一个输出使能引脚（oe）。idt7202还有一个复位端（rs），当rs为低时，idt7202的各个标志位全部回到原始状态。
3 fifo与cpld的接口设计
atera公司的可编程逻辑器件支持多种i／o电平标准，包括3．3 v，2．5 v和1．8 v的lvttl和lvcmos电平。由于fifo必须是5 v供电，所以cpld将数据从fifo读人内部存储器时，需要经过一个电平转换芯片。系统选用了sn74lvcl*5a具有三态输出的16位总线收发器，它支持8／16位数据的双向传输。
在fifo与cpld数据通信接口设计中，cpld主要输出控制时序到idt7202的复位、写和读端口，实现a／d转换数据到fifo的存储，并将数据从fifo读入cpld的内部存储器。一旦cpld检测到两个ad976的“busy”信号都为高电平，且延时满足，cpld就使fifo的写信号“w”输出为低电平，允许向fiflo中写入数据。同时检测fifo的满标志信号ff。若该信号为低，则说明fifo已经写满，此时，cpld输出读时序给该fifo，向fifo中读数据，同时检测fifo的空标志信号ef，若该信号为低，则说明fifo中数据已经读空，不允许读数据，除非再有数据写入后。本系统中采用两片idt7202，它们的复位、写和读端口分别联在一起，数据同时读写。数据do～d8从第一片输出，d9～d15从第二片输出，d16，d17空的两位数据接地。do～d1为64路开关量数据，64路开关量数据由8片8d锁存器74ls373锁存直接送至cpld，开关量采样时序、路数判别由cpld来实现。
idt7202的异步读写操作时序如图2所示，各参数说明见表1。
4 fifo与ad976接口设计
本系统最多可接32路模拟量，需使用两片ad976芯片，转换后的16位数据分别送入两个fifo中。当两片ad976中的任意一片中的“busy”信号为低电平时，进行模数转换，只有当“busy”为高时，数据才有可能写入至fifo中，但数据是否写入到fifo中，由fifo的写使能信号来决定，当cpld发出写使能信号有效时，转换数据才能存储到fifo中。a／d转换数据的输出和转换时钟有一定的相位差，在cpld内部可通过延时或时钟管理器来满足建立时间和保持时间，保证数据不失码地传输到fifo中。fifo与ad976均采用5 v电源，故数据线直接相连即可，为了减小外界对数据线的干扰，在数据线之间串接一个100～200 ω的小电阻。
5 结 语
系统地介绍了一种多路数据采集系统中fifo的设计方法。系统可以采集32路模拟量，64路开关量。系统具有抗干扰强、可靠性高、失码率低等优点。该系统可用于采集量比较多的设备中，已在电力故障监测装置中得到广泛的应用。
龙芯中科参加新一代电子信息产业创新技术交流会
SanDisk发布2012年Q2季度财报:利润下滑超预期
魅蓝承包王祖蓝 唱完跑蓝演唱会又上魅蓝新品发布会？
工业主板用家用主板可以吗
侃聊2018春晚上的无人汽车
基于DSP芯片TMS320C25409和IDT7202芯片实现多路数据采集系统的设计
变速器检修的主要内容
微雪电子USB转RS232/RS485/UART串口模块简介
IOTE 论坛 | 多场不同物联网领域论坛，9月共同一刻演讲！
二极管反向恢复特性和机理
英飞特在墨西哥设立子公司 将有利于加快公司全球战略布局
诺基亚8发布会精彩回顾：诺基亚8真机上手图赏，配置、外观、价格、拍照功能大汇总
极特先进(GTAT)公布两项全新DSS技术升级
Xilinx Zynq-7000 All Programmable SoC平台的机器视觉解决方案
LCD显示屏为何要添加多种选择的薄膜和滤光片
教室照明质量认证方案的探索
元核云最新发布自主可控分布式存储产品
虹膜识别技术未来可以在哪些领域有所作为
华为Mate 20 Pro的拍照和视频的综合得分高达109分全球排名第一
小米6什么时候上市：小米6将于4月16日发布，采用满血版骁龙835