高速模数转换器所需的极低抖动编码（采样）时钟
电路功能与优势
本电路利用adf4002频率合成器产生极低抖动编码（采样）时钟，以控制模数转换器ad9215的采样。编码时钟上的抖动会降低总信噪比（snr），二者的关系如下式所示：
其中f为满量程模拟输入频率，tj为均方根抖动。公式1中的“snr”是仅由时钟抖动决定的snr，与adc的分辨率无关。
电路描述
adf4002由低噪声数字鉴频鉴相器（pfd）、精密电荷泵、可编程参考分频器和可编程n分频器组成。14位参考计数器（r计数器）允许pfd输入端的refin频率为可选值。如果频率合成器与一个外部环路滤波器和电压控制振荡器（vco）一起使用，则可以实现完整的锁相环（pll）。
图1显示adf4002与vcxo共同为高速模数转换器提供编码时钟。本应用中的转换器为一款10位转换器ad9215-80，它可接受最高80 mhz的编码时钟。为实现稳定的低抖动时钟，采用77.76 mhz窄带vcxo。本例假设参考时钟为19.44 mhz，为了将adf4002的相位噪声贡献降至最低，采用最小的倍增系数4。因此，r分频器编程设置为1，n分频器编程设置为4。adf4002的电荷泵输出（引脚2）驱动环路滤波器，环路滤波器的带宽经过优化，以提供最佳的均方根抖动，它是决定adc信噪比的关键因素。如果带宽过窄，在相对于载波频率的频偏较小处，vcxo噪声占主导地位。如果带宽过宽，adf4002噪声将在vcxo噪声低于adf4002噪声情况下的频偏处占主导地位。因此，环路滤波器的最佳带宽对应vcxo噪声与adf4002带内噪声的交点。
图1. adf4002用作高速adc的编码（采样）时钟
可以使用adisimpll™设计工具（3.0版）来设计环路滤波器，该工具可从analog.com/pll免费下载。测量所得的均方根抖动小于 1.2 ps，假设输入信号为20 mhz，利用上述公式1可得出snr理论值（仅由抖动决定）为76.4 db。该值比adc的额定snr （59 db）高出17.4 db，导致总snr仅降低0.1 db。如果均方根抖动提高至6 ps，则20 mhz时由抖动决定的相应snr为62.4 db，导致总snr为57.4 db。
为进行精确测量，需要低噪声、低失真模拟输入源。利用优质信号发生器及后置调谐至目标频率的带通滤波器即可实现。虽然图1所示采用500 khz信号源，但是应能够测试更高频率的信号源。每种附加频率均需要一个独立的带通滤波器。
图1所示设置使用adf4002、ad9215和hsc-adc-evalb-dcz，用户可以快速有效地确定转换器和编码时钟是否合适。spi接口用来控制adf4002，usb接口帮助控制ad9215-80的操作。控制器板将fft信息送回pc，如果pc使用adi公司的adc analyzer™软件，则会提供来自adc的所有转换结果。为了达到所需的性能，整个系统必须使用出色的布局、接地和去耦技术。
常见变化
基于pll的时钟产生电路，如图1所示，经常用于从高噪声系统时钟产生干净的低抖动时钟。adi公司提供许多不同的频率合成和时钟产生产品，均适合类似的应用。
未来最可能普及VR技术的领域大盘点：医学娱乐等领域包括其中
为多挖显卡挖币矿工自废主板M.2
小米6亮白版今日上午十点开售2499元：黑边控制得到解决
电容选用与安装注意事项
openEuler社区邓一诺：实践是探索和提升的最佳捷径
高速模数转换器所需的极低抖动编码（采样）时钟
如何使用Arduino UNO板和电位器控制伺服电机
PRISMO蔡司三坐标CMM加速模式包
功放出现故障时的原因及排除方法
工业物联网网关BL110网口采集Modbus TCP从机操作步骤
外部中断误触发的原因分析和解决方法
ST双通道DTV单芯片集成MPEG2高清，支持模拟电视
测评表现AI硬盘：安防发展之必然
库房动力环境综合监控系统
LIN总线的应用 LIN网络的应用
新型DNA纳米结构有什么作用？
未来共享交通的新蓝图？未来出行趋势滴滴能否预示？
发布不到一个月，小米note3这款对标OPPO R11的手机已经开始降价
如何使用MOS晶体管研究NMOS零增益放大器原理
iPhone如何一键更换主题皮肤
本电路利用adf4002频率合成器产生极低抖动编码（采样）时钟，以控制模数转换器ad9215的采样。编码时钟上的抖动会降低总信噪比（snr），二者的关系如下式所示：
其中f为满量程模拟输入频率，tj为均方根抖动。公式1中的“snr”是仅由时钟抖动决定的snr，与adc的分辨率无关。
电路描述
adf4002由低噪声数字鉴频鉴相器（pfd）、精密电荷泵、可编程参考分频器和可编程n分频器组成。14位参考计数器（r计数器）允许pfd输入端的refin频率为可选值。如果频率合成器与一个外部环路滤波器和电压控制振荡器（vco）一起使用，则可以实现完整的锁相环（pll）。
图1显示adf4002与vcxo共同为高速模数转换器提供编码时钟。本应用中的转换器为一款10位转换器ad9215-80，它可接受最高80 mhz的编码时钟。为实现稳定的低抖动时钟，采用77.76 mhz窄带vcxo。本例假设参考时钟为19.44 mhz，为了将adf4002的相位噪声贡献降至最低，采用最小的倍增系数4。因此，r分频器编程设置为1，n分频器编程设置为4。adf4002的电荷泵输出（引脚2）驱动环路滤波器，环路滤波器的带宽经过优化，以提供最佳的均方根抖动，它是决定adc信噪比的关键因素。如果带宽过窄，在相对于载波频率的频偏较小处，vcxo噪声占主导地位。如果带宽过宽，adf4002噪声将在vcxo噪声低于adf4002噪声情况下的频偏处占主导地位。因此，环路滤波器的最佳带宽对应vcxo噪声与adf4002带内噪声的交点。
图1. adf4002用作高速adc的编码（采样）时钟
可以使用adisimpll™设计工具（3.0版）来设计环路滤波器，该工具可从analog.com/pll免费下载。测量所得的均方根抖动小于 1.2 ps，假设输入信号为20 mhz，利用上述公式1可得出snr理论值（仅由抖动决定）为76.4 db。该值比adc的额定snr （59 db）高出17.4 db，导致总snr仅降低0.1 db。如果均方根抖动提高至6 ps，则20 mhz时由抖动决定的相应snr为62.4 db，导致总snr为57.4 db。
为进行精确测量，需要低噪声、低失真模拟输入源。利用优质信号发生器及后置调谐至目标频率的带通滤波器即可实现。虽然图1所示采用500 khz信号源，但是应能够测试更高频率的信号源。每种附加频率均需要一个独立的带通滤波器。
图1所示设置使用adf4002、ad9215和hsc-adc-evalb-dcz，用户可以快速有效地确定转换器和编码时钟是否合适。spi接口用来控制adf4002，usb接口帮助控制ad9215-80的操作。控制器板将fft信息送回pc，如果pc使用adi公司的adc analyzer™软件，则会提供来自adc的所有转换结果。为了达到所需的性能，整个系统必须使用出色的布局、接地和去耦技术。
常见变化
基于pll的时钟产生电路，如图1所示，经常用于从高噪声系统时钟产生干净的低抖动时钟。adi公司提供许多不同的频率合成和时钟产生产品，均适合类似的应用。
未来最可能普及VR技术的领域大盘点：医学娱乐等领域包括其中
为多挖显卡挖币矿工自废主板M.2
小米6亮白版今日上午十点开售2499元：黑边控制得到解决
电容选用与安装注意事项
openEuler社区邓一诺：实践是探索和提升的最佳捷径
高速模数转换器所需的极低抖动编码（采样）时钟
如何使用Arduino UNO板和电位器控制伺服电机
PRISMO蔡司三坐标CMM加速模式包
功放出现故障时的原因及排除方法
工业物联网网关BL110网口采集Modbus TCP从机操作步骤
外部中断误触发的原因分析和解决方法
ST双通道DTV单芯片集成MPEG2高清，支持模拟电视
测评表现AI硬盘：安防发展之必然
库房动力环境综合监控系统
LIN总线的应用 LIN网络的应用
新型DNA纳米结构有什么作用？
未来共享交通的新蓝图？未来出行趋势滴滴能否预示？
发布不到一个月，小米note3这款对标OPPO R11的手机已经开始降价
如何使用MOS晶体管研究NMOS零增益放大器原理
iPhone如何一键更换主题皮肤