第二代串行rapaidio logicore ip 端点解决方案,符合 rapidio gen 2.1 规范要求,其包含一个高度灵活且优化的串行 rapidio 物理层内核和一个逻辑 (i/o) 与传输层内核。此 ip 解决方案将以网表的形式为示例设计代码提供支持。gen 2 ip 支持 1 倍、2 倍和 4 倍的信道宽度。其配套提供可配置的缓存设计、参考时钟模块、复位模块以及配置结构参考设计,为特定应用选择所需的功能模块提供了高度的灵活性。该解决方案提供 verilog 设计环境支持。此 ip 核将为数据路径提供 axi-4streaming 接口,并为配置(维护)事务处理提供 axi-4 lite 接口。设计此内核的目的是为了确保时序的可预测性,从而可大幅降低工程设计时间的投入,并将资源主要应用于用户特定的应用逻辑中。
如需了解 serial rapidio gen 1.3(是对 gen 2.5g 线速的扩展)xilinx logicore ip 核,请访问serial rapidio logicore ip
主要性能和优势
1 倍、2 倍和 4 倍宽度的串行物理层 - 支持 artix-7、kintex-7、zynq-7000、virtex-7 和 virtex-6 fpga
1 倍、2 倍和 4 倍宽度的串行物理层 - 支持 1.25、2.5、3.125、5.0 和 6.25 gpbs 线速
支持 idle1 和 idle2 序列
支持数据包重试、stomp、传输错误恢复、基于节流阀的流量控制和 crc
为所有外发的数据包提供 8/16 位器件 id、可编程源 id 支持
支持基于优先级的重新发送抑制
提供独立的、可配置 8/16/32 数据包 tx 和 rx 缓冲深度
为数据路径提供 axi4-stream 接口,并为配置提供 axi4-lite 接口
特色技术文档
vivado 发布说明
工具和器件支持器件系列支持:
virtex ultrascale+
kintex ultrascale+
zynq ultrascale+ mpsoc
virtex ultrascale
kintex ultrascale
zynq-7000
virtex-7
kintex-7
artix-7
virtex-6
设计工具支持:
vivado design suite
ise design suite
支持的工具版本
DEVICENET转ETHERCAT网关连接ethercat总线伺服如何控制
华晨宝马X1混动版将上市 百公里油耗达恐怖1.8L!
想学好单片机,先搞清楚各种周期的关系与定时器原理
如何使用无铅助焊剂
下一代WiFi 802.11ax 明年全面推出
第二代串行RapaidIO logicore IP的主要性能及优势
如何选用光藕继电器
大联大诠鼎集团力推TOSHIBA适用于汽车电子之完整解决方案
大电流无变压器电源的设计
2021年特斯拉Model 3产量将大幅扩张
微软Visual Studio Code已原生支持苹果M1 Mac
青岛新能源发布车牌进行时,全市受理257笔新能源汽车业务
中国联通的“四把火”,燃爆世界移动通信大会
基于VerilogHDL的小波滤波器的设计与实现
认知电子战系统与电子战能力
关于正样本的表面缺陷检测
MAX5661 业界首款16位电流/电压输出DAC,集成高压
一种可手戴RFID标签天线设计
变频器开关电源的三种取电方式
NVIDIA GeForce Go 6800芯片