干货：PCIE6.0技术剖析
关于pcie6.0 你需要知道的都在这里
从正式发布至今，pci express（pcie）发展迅速，已经成为高性能计算、人工智能/机器学习（ml）加速器、网络适配器和固态存储等应用不可或缺的一项技术。行业永不满足带宽需求促使pcie的协议版本不断被刷新，2022年1月，pci-sig组织宣布pcie 6.0规范标准v1.0版本正式发布，宣告完工。
小帖士：那我们先总结一下pcie 6.0的几个主要变化。
•
数据速率从32gt/s翻倍至64gt/s
•
从nrz编码转换到pam4编码，可以在单个通道、同样时间内封包更多数据
•
从传输的可变大小tlp到固定大小flit，从而提高带宽效率，降低延时
•
ltssm新增低功耗状态l0p
翻倍的64gt/s数据速率
首当其冲的是，从5.0到6.0的数据速率翻倍递增，6.0支持64gt/s，16路双向传输带宽可达 256gb/s；对于数据速率翻倍的pcie 6.0，如何保证系统性能变得尤为重要！pcie的系统性能取决于rtt(round-triptime)及有效负载大小，简单来说就是工程师们需要确定系统所需的未处理、未发布请求的数量，从而来保证数据流的畅通。该数量转换为可用标签的数量，并且是必须根据系统需求正确设置的控制器属性。相较于pcie 5.0的768标签数量，pcie6.0对其的要求则变成了基于14位的15,360个标签数量，这样就满足了在rtt较长的情况下也能使系统整体保证高性能的工作状态。
首次采用高阶调制格式pam4
pcie 5.0采用的32g nrz编码已经使得gen5的频率相关损耗比之前任意一代的频率损耗都要严重，假设pcie 6.0 保留nrz编码格式，那么它的通道损耗将达到60db，这显然是不行的。所以新发布的pcie 6.0采用高阶调制格式pam4，这样的做法会使得在信号幅度相同的情况下信噪比天然会下降约9.5db。但是这样的做法会使得系统对噪声更加敏感（比如电源噪声、串扰、反射等），为降低该影响，新版规范在综合考量了fber、fit、flit retry 概率、带宽效率、latency 及 flit 的 fec 能力后，采用了轻量级fec配合使用循环冗余码(crc)，那么这种做法就可以在降低噪声敏感性的基础上将fec带给系统延迟控制在2ns之内。
flit模式
pcie 6.0引入了flit模式（流量控制单元），也是pcie 6.0标准最大的变化之一，与物理层的pam4不同，flit编码用于逻辑层，将数据分解为固定大小的数据包。pcie 6.0以flit为单位进行事务传输，每个flit有256 b数据（1 flit=236b tlp+6b dlp+8b crc+6b fec=256b），每b数据占用4 ui。以x8为例，一次flit传输的格式如下图所示。
最初引入flit模式的原因是纠错需要从而使用固定大小的数据包；然而，flit模式也简化了控制器级别的数据管理，随之而来的是更高的带宽效率、更低的延迟和更小的控制器占用空间。带宽效率：对于固定大小的包，不再需要物理层的包帧，这为每个包节省了4字节。flit编码还消除了以前pcie规范的128b/130b编码和dllp(数据链路层数据包)开销，从而显著提高了tlp(事务层数据包)效率。
fec /crc助力fber
pcie6.0规范定义了fber是1e-6，那么为什么是1e-6呢？能否放宽至1e-4，满足pcie 5.0通常的传输距离或il目标呢？答案是否定的。参考以太网标准放宽至1e-4，需要使用复杂rs-fec纠错，延时将增加到约100ns量级，这对负载和存储等对时延敏感的应用是一个很大的挑战。
为满足fber=1e-6目标，pcie 6.0引入轻量级fec和鲁棒性强的crc算法实现修正和错误检测。相比100g/400g以太网标准中经常用到的rs（544,514），该fec实现相对简单，在固定包长度flit模式下，6字节的fec“保护”242字节payload和8字节crc，2字节1组实现fec group通过交织方式抵抗突发错误。如果fec解码完成，但crc仍检测到错误，那么接收侧会发送nak启动重传，为提高效率，该模式下不会重传nop-only tlp包。通过上述fec、crc适配fber=1e-6要求，同时保证出错情况下重传概率在5e-6、带宽额外消耗约0.05%、fit接近0。
互连通道与连接器
pcie 5.0~6.0相比pcie 1.0~4.0速率高，si、pi要求也有提高。电源方面，插卡最大功耗可提升至600w，将在6.0 cem中更新；信号方面为保证信号完整性要求使用表贴连接器；互连通道方面，与pcie 5.0类似，要求主板支持约12 inch，插卡支持约3-4 inch，可以想象下，如果pcie 6.0仍旧采用nrz调制格式，64gt/s速率奈奎斯特频点在32ghz，那么通道il将小于-60db（参考下图通道仿真结果），很难通过现有技术实现该信号的高频补偿，考虑实现成本和技术复杂度，采用高阶调制pam4是种不错选择，相比pcie 5.0奈奎斯特频率不变，当前可用板材下可传输相似距离。
不同信道插损仿真图
pcie6.0测试方案
我们先来讲一讲物理层测试，pcie 6.0采用pam4的调制方式，与前一代采用nrz的pcie 5.0相比，规范对发射端测试增加了全新的测试方法和参数要求，包括sndr(信噪失真比)，rlm-tx（发射端电平等级失配率）和基于pam4的非相关总抖动、确定性抖动；为此，pcie 6.0 base spec v1.0定义了新的64gt/s的一致性测试码型和抖动一致性测试码型，有几个要点需要注意：
1.
规范要求使用33ghz带宽bessel-thomason滤波器频响进行发射端一致性测试，对应示波器带宽至少为50ghz，这里推荐uxr0504a示波器。
2.
计算sndr
计算线性拟合脉冲响应p(k)和矢量误差e(k)，脉冲长度np=600和脉冲延迟dp=4，每个ui要有32个采样点，允许重采样，其中σn需要对一致性码型中的4个电平各自的64个长符号中第61个ui进行测量和统计平均，每个ui内需要统计8个采样点，等效为256gsa/s；
3.
测量需要考虑到示波器的底噪对测量结果影响，需移除示波器底噪对σn的贡献，这要求示波器软件能够对4个电平各自的示波器底噪计算并校准，提供最佳的测试精度。
keysight已经发布基于uxr示波器pcie 6.0 tx一致性测试软件sw00pcie或包含协议解码功能的sw02pcie，软件内已集成上述pcie 6.0规范要求的测试参数和算法。下图为pcie 6.0 tx一致性测试软件sw00pcie所覆盖的测试内容、功能和软件界面。
pcie 6.0接收端一致性测试要求在如下图的组网环境下进行校准，tp3到tp2p链路损耗调整范围从30db到33db，从最大loss开始校准，sj调整范围1到3ps，dmi调整范围5mv~25mv，目标top eye眼图眼高和眼宽(1e-6)分别为6 mv +/- 0.5 mv, 3.125 ps +/- 0.3 ps.
pcie 6.0 rx测试使用m8040a误码仪，它支持nrz和pam4信号产生和信号分析，可以向下兼容pcie 1.1/2.0，对目前5.0 rx测试的客户有很好的扩展性，可以通过软件许可的方式从nrz升级pam4选件支持pcie 6.0，目前m8040a 分析仪模块也支持pcie 6.0 ltssm选件m8046-0n1，可与pcie 6.0被测件实现链路协商，完成rx/tx leq测试，另外m8040a也支持pam3信号生成，可实现对usb4 v.2的支持，除了硬件之外，也有包括丰富的软件方案支持对802.3ck、802.3bs以及cei5.0/4.0的测试。n5991pb6a自动化软件可以实现pcie 6.0自动校准和接收一致性测试。
再来讲讲协议层的测试，芯片回片完成bring up，除基础规范和物理电气子层测试外，还需验证逻辑子层ltssm链路状态机以及数据链路层、事务层等业务，这里需要使用协议分析仪或训练器。当前已经发布了支持pcie 5.0的p5551a和p5552a的训练器和分析仪产品，由于pcie 5.0和后续的6.0对于分析仪本身的信号完整性挑战非常高，p5552a协议分析仪创新性地将pcie 5.0采集与处理硬件和interposer设计为一体，无需一堆外部长线缆将信号传给主机处理，减少协议分析仪的欠补偿或过补偿问题。分析仪注重协议解析、链路监控及数据过滤等，训练器重点在于模拟对端ep或rc完成数据通信、支持注错和重播等，以及系统的ras测试。未来也有计划通过升级支持pcie 6.0、cxl、nvme等协议。
最后总结一下，是德科技可以提供基于ads仿真、plts信号测量、物理层收发、插卡环路带宽分析及协议分析等综合解决方案。
立即注册
了解更多
更有好礼相送
保温杯雨伞套装
* 礼品图片仅供参考，请以实物为准。请在填写问卷时留下详细地址，如遇地址不详无法寄送，敬请谅解。
关于是德科技
是德科技提供先进的设计和验证解决方案，旨在加速创新，创造一个安全互联世界。我们在关注速度和精度的同时，还致力于通过软件实现更深入的洞察和分析。在整个产品开发周期中，即从设计仿真、原型验证、自动化软件测试、制造分析，再到网络性能优化与可视化的整个过程中，是德科技能够更快地将具有前瞻性的技术和产品推向市场，充分满足企业、服务提供商和云环境的需求。我们的客户遍及全球通信和工业生态系统、航空航天与国防、汽车、能源、半导体和通用电子等市场。2022 财年，是德科技收入达 54 亿美元。有关是德科技（纽约证券交易所代码：keys）的更多信息，请访问我们的网站 www.keysight.com
了解我们不懈追求行业创新的奋斗史：
www.keysight.com/cn...
长按，识别上方二维码
关注是德科技官方服务号
点击“阅读原文”立即注册
原文标题：干货：pcie6.0技术剖析
文章出处：【微信公众号：是德科技keysight】欢迎添加关注！文章转载请注明出处。
这15本书你一定要读，让你了解人工智能
阿里上汽合资成立“智己”汽车 小鹏汽车董事长朋友圈发表看法
浅谈物联网和数字孪生技术
Mentor Graphics在其企业验证平台中新增ARM AMBA 5 AHB验证IP
2019年及以后的数字货币会有怎样的前景
干货：PCIE6.0技术剖析
AI技术还停留在感知智能吗
DC-DC电源注意事项
受新冠疫情影响 彩电市场又“雪上加霜”
华为p50是5g吗
盘点国内三大PCB厂调研报告
利用VNA分析高速线上的串扰
Portland Group发布首款可支持OpenACC的PGI编译器
基于FPGA的智能误码测试仪
自动驾驶车辆的传感器将发展其产业生态，未来15年内持续成长
思必驰为小米电视5系列打造了一双灵动的小耳朵
氧化镓成超宽禁带功率半导体新宠
中国中车承担研制的我国首列中国标准地铁列车在郑州下线
小米众筹上架九安智能血压计,主打三甲医生在线问诊
西井科技香港办公室正式开业！
从正式发布至今，pci express（pcie）发展迅速，已经成为高性能计算、人工智能/机器学习（ml）加速器、网络适配器和固态存储等应用不可或缺的一项技术。行业永不满足带宽需求促使pcie的协议版本不断被刷新，2022年1月，pci-sig组织宣布pcie 6.0规范标准v1.0版本正式发布，宣告完工。
小帖士：那我们先总结一下pcie 6.0的几个主要变化。
•
数据速率从32gt/s翻倍至64gt/s
•
从nrz编码转换到pam4编码，可以在单个通道、同样时间内封包更多数据
•
从传输的可变大小tlp到固定大小flit，从而提高带宽效率，降低延时
•
ltssm新增低功耗状态l0p
翻倍的64gt/s数据速率
首当其冲的是，从5.0到6.0的数据速率翻倍递增，6.0支持64gt/s，16路双向传输带宽可达 256gb/s；对于数据速率翻倍的pcie 6.0，如何保证系统性能变得尤为重要！pcie的系统性能取决于rtt(round-triptime)及有效负载大小，简单来说就是工程师们需要确定系统所需的未处理、未发布请求的数量，从而来保证数据流的畅通。该数量转换为可用标签的数量，并且是必须根据系统需求正确设置的控制器属性。相较于pcie 5.0的768标签数量，pcie6.0对其的要求则变成了基于14位的15,360个标签数量，这样就满足了在rtt较长的情况下也能使系统整体保证高性能的工作状态。
首次采用高阶调制格式pam4
pcie 5.0采用的32g nrz编码已经使得gen5的频率相关损耗比之前任意一代的频率损耗都要严重，假设pcie 6.0 保留nrz编码格式，那么它的通道损耗将达到60db，这显然是不行的。所以新发布的pcie 6.0采用高阶调制格式pam4，这样的做法会使得在信号幅度相同的情况下信噪比天然会下降约9.5db。但是这样的做法会使得系统对噪声更加敏感（比如电源噪声、串扰、反射等），为降低该影响，新版规范在综合考量了fber、fit、flit retry 概率、带宽效率、latency 及 flit 的 fec 能力后，采用了轻量级fec配合使用循环冗余码(crc)，那么这种做法就可以在降低噪声敏感性的基础上将fec带给系统延迟控制在2ns之内。
flit模式
pcie 6.0引入了flit模式（流量控制单元），也是pcie 6.0标准最大的变化之一，与物理层的pam4不同，flit编码用于逻辑层，将数据分解为固定大小的数据包。pcie 6.0以flit为单位进行事务传输，每个flit有256 b数据（1 flit=236b tlp+6b dlp+8b crc+6b fec=256b），每b数据占用4 ui。以x8为例，一次flit传输的格式如下图所示。
最初引入flit模式的原因是纠错需要从而使用固定大小的数据包；然而，flit模式也简化了控制器级别的数据管理，随之而来的是更高的带宽效率、更低的延迟和更小的控制器占用空间。带宽效率：对于固定大小的包，不再需要物理层的包帧，这为每个包节省了4字节。flit编码还消除了以前pcie规范的128b/130b编码和dllp(数据链路层数据包)开销，从而显著提高了tlp(事务层数据包)效率。
fec /crc助力fber
pcie6.0规范定义了fber是1e-6，那么为什么是1e-6呢？能否放宽至1e-4，满足pcie 5.0通常的传输距离或il目标呢？答案是否定的。参考以太网标准放宽至1e-4，需要使用复杂rs-fec纠错，延时将增加到约100ns量级，这对负载和存储等对时延敏感的应用是一个很大的挑战。
为满足fber=1e-6目标，pcie 6.0引入轻量级fec和鲁棒性强的crc算法实现修正和错误检测。相比100g/400g以太网标准中经常用到的rs（544,514），该fec实现相对简单，在固定包长度flit模式下，6字节的fec“保护”242字节payload和8字节crc，2字节1组实现fec group通过交织方式抵抗突发错误。如果fec解码完成，但crc仍检测到错误，那么接收侧会发送nak启动重传，为提高效率，该模式下不会重传nop-only tlp包。通过上述fec、crc适配fber=1e-6要求，同时保证出错情况下重传概率在5e-6、带宽额外消耗约0.05%、fit接近0。
互连通道与连接器
pcie 5.0~6.0相比pcie 1.0~4.0速率高，si、pi要求也有提高。电源方面，插卡最大功耗可提升至600w，将在6.0 cem中更新；信号方面为保证信号完整性要求使用表贴连接器；互连通道方面，与pcie 5.0类似，要求主板支持约12 inch，插卡支持约3-4 inch，可以想象下，如果pcie 6.0仍旧采用nrz调制格式，64gt/s速率奈奎斯特频点在32ghz，那么通道il将小于-60db（参考下图通道仿真结果），很难通过现有技术实现该信号的高频补偿，考虑实现成本和技术复杂度，采用高阶调制pam4是种不错选择，相比pcie 5.0奈奎斯特频率不变，当前可用板材下可传输相似距离。
不同信道插损仿真图
pcie6.0测试方案
我们先来讲一讲物理层测试，pcie 6.0采用pam4的调制方式，与前一代采用nrz的pcie 5.0相比，规范对发射端测试增加了全新的测试方法和参数要求，包括sndr(信噪失真比)，rlm-tx（发射端电平等级失配率）和基于pam4的非相关总抖动、确定性抖动；为此，pcie 6.0 base spec v1.0定义了新的64gt/s的一致性测试码型和抖动一致性测试码型，有几个要点需要注意：
1.
规范要求使用33ghz带宽bessel-thomason滤波器频响进行发射端一致性测试，对应示波器带宽至少为50ghz，这里推荐uxr0504a示波器。
2.
计算sndr
计算线性拟合脉冲响应p(k)和矢量误差e(k)，脉冲长度np=600和脉冲延迟dp=4，每个ui要有32个采样点，允许重采样，其中σn需要对一致性码型中的4个电平各自的64个长符号中第61个ui进行测量和统计平均，每个ui内需要统计8个采样点，等效为256gsa/s；
3.
测量需要考虑到示波器的底噪对测量结果影响，需移除示波器底噪对σn的贡献，这要求示波器软件能够对4个电平各自的示波器底噪计算并校准，提供最佳的测试精度。
keysight已经发布基于uxr示波器pcie 6.0 tx一致性测试软件sw00pcie或包含协议解码功能的sw02pcie，软件内已集成上述pcie 6.0规范要求的测试参数和算法。下图为pcie 6.0 tx一致性测试软件sw00pcie所覆盖的测试内容、功能和软件界面。
pcie 6.0接收端一致性测试要求在如下图的组网环境下进行校准，tp3到tp2p链路损耗调整范围从30db到33db，从最大loss开始校准，sj调整范围1到3ps，dmi调整范围5mv~25mv，目标top eye眼图眼高和眼宽(1e-6)分别为6 mv +/- 0.5 mv, 3.125 ps +/- 0.3 ps.
pcie 6.0 rx测试使用m8040a误码仪，它支持nrz和pam4信号产生和信号分析，可以向下兼容pcie 1.1/2.0，对目前5.0 rx测试的客户有很好的扩展性，可以通过软件许可的方式从nrz升级pam4选件支持pcie 6.0，目前m8040a 分析仪模块也支持pcie 6.0 ltssm选件m8046-0n1，可与pcie 6.0被测件实现链路协商，完成rx/tx leq测试，另外m8040a也支持pam3信号生成，可实现对usb4 v.2的支持，除了硬件之外，也有包括丰富的软件方案支持对802.3ck、802.3bs以及cei5.0/4.0的测试。n5991pb6a自动化软件可以实现pcie 6.0自动校准和接收一致性测试。
再来讲讲协议层的测试，芯片回片完成bring up，除基础规范和物理电气子层测试外，还需验证逻辑子层ltssm链路状态机以及数据链路层、事务层等业务，这里需要使用协议分析仪或训练器。当前已经发布了支持pcie 5.0的p5551a和p5552a的训练器和分析仪产品，由于pcie 5.0和后续的6.0对于分析仪本身的信号完整性挑战非常高，p5552a协议分析仪创新性地将pcie 5.0采集与处理硬件和interposer设计为一体，无需一堆外部长线缆将信号传给主机处理，减少协议分析仪的欠补偿或过补偿问题。分析仪注重协议解析、链路监控及数据过滤等，训练器重点在于模拟对端ep或rc完成数据通信、支持注错和重播等，以及系统的ras测试。未来也有计划通过升级支持pcie 6.0、cxl、nvme等协议。
最后总结一下，是德科技可以提供基于ads仿真、plts信号测量、物理层收发、插卡环路带宽分析及协议分析等综合解决方案。
立即注册
了解更多
更有好礼相送
保温杯雨伞套装
* 礼品图片仅供参考，请以实物为准。请在填写问卷时留下详细地址，如遇地址不详无法寄送，敬请谅解。
关于是德科技
是德科技提供先进的设计和验证解决方案，旨在加速创新，创造一个安全互联世界。我们在关注速度和精度的同时，还致力于通过软件实现更深入的洞察和分析。在整个产品开发周期中，即从设计仿真、原型验证、自动化软件测试、制造分析，再到网络性能优化与可视化的整个过程中，是德科技能够更快地将具有前瞻性的技术和产品推向市场，充分满足企业、服务提供商和云环境的需求。我们的客户遍及全球通信和工业生态系统、航空航天与国防、汽车、能源、半导体和通用电子等市场。2022 财年，是德科技收入达 54 亿美元。有关是德科技（纽约证券交易所代码：keys）的更多信息，请访问我们的网站 www.keysight.com
了解我们不懈追求行业创新的奋斗史：
www.keysight.com/cn...
长按，识别上方二维码
关注是德科技官方服务号
点击“阅读原文”立即注册
原文标题：干货：pcie6.0技术剖析
文章出处：【微信公众号：是德科技keysight】欢迎添加关注！文章转载请注明出处。
这15本书你一定要读，让你了解人工智能
阿里上汽合资成立“智己”汽车 小鹏汽车董事长朋友圈发表看法
浅谈物联网和数字孪生技术
Mentor Graphics在其企业验证平台中新增ARM AMBA 5 AHB验证IP
2019年及以后的数字货币会有怎样的前景
干货：PCIE6.0技术剖析
AI技术还停留在感知智能吗
DC-DC电源注意事项
受新冠疫情影响 彩电市场又“雪上加霜”
华为p50是5g吗
盘点国内三大PCB厂调研报告
利用VNA分析高速线上的串扰
Portland Group发布首款可支持OpenACC的PGI编译器
基于FPGA的智能误码测试仪
自动驾驶车辆的传感器将发展其产业生态，未来15年内持续成长
思必驰为小米电视5系列打造了一双灵动的小耳朵
氧化镓成超宽禁带功率半导体新宠
中国中车承担研制的我国首列中国标准地铁列车在郑州下线
小米众筹上架九安智能血压计,主打三甲医生在线问诊
西井科技香港办公室正式开业！