随着信息数据大爆炸时代的来临,市场对存储器的需求持续增长。在芯片成品制造环节中,市场对于传统打线封装的依赖仍居高不下。市场对于使用多芯片堆叠技术、来实现同尺寸器件中的高存储密度的需求也日益增长。这类需求给半导体封装工艺带来的不仅仅是工艺能力上的挑战,也对工艺的管控能力提出了更高的要求。
在这里,我们将向大家介绍长电科技的多芯片堆叠封装技术的优势、工艺和管控能力,内容将分为上下两期呈现。
多芯片堆叠封装技术优势
图1 多芯片封装侧视图
图1是两个不同类型的存储器封装的侧视图,从其封装结构我们可以看出,两个封装都是由多个芯片堆叠而成,目的是为了减少多芯片封装占用的空间,从而实现存储器件尺寸的最小化。其中较关键的工艺是芯片减薄、切割,以及芯片贴合。
从市场需求来看,倒装封装(fc)和硅通孔(tsv),以及晶圆级(wafer level)的封装形式可以有效地减小器件尺寸的同时,提高数据传输速度,降低信号干扰可能。但就目前的消费类市场需求来看,还是基于传统打线的封装形式仍占较大比重,其优势在于成本的竞争力和技术的成熟度。
长电科技目前的工艺能力可以实现16层芯片的堆叠,单层芯片厚度仅为35um,封装厚度为1mm左右。
多芯片堆叠封装关键工艺
之芯片减薄、切割
研磨后切割
(dicing after grinding,dag)
主要针对较厚的芯片(厚度需求>60um),属于较传统的封装工艺,成熟稳定。晶圆在贴上保护膜后进行减薄作业,再使用刀片切割将芯片分开。适用于大多数的封装。
图2 dag(来源:disco)
研磨前切割
(dicing before grinding,dbg)
主要针对38-85um芯片厚度,且芯片电路层厚度>7um,针对较薄芯片的需求和存储芯片日益增长的电路层数(目前普遍的3d nand层数在112层以上)。使用刀片先将芯片半切,再进行减薄,激光将芯片载膜 (die attach film)切透。适用于大部分nand 芯片,优势在于可以解决超薄芯片的侧边崩边控制以及后工序芯片隐裂(die crack)的问题,大大提高了多芯片封装的可行性和可量产性。
图3 dbg(来源:disco)
研磨前的隐形切割
(stealth dicing before grinding,sdbg)
主要针对35-85um芯片厚度,且芯片电路层厚度<7um,主要针对较薄芯片的需求且电路层较少,如dram。使用隐形激光先将芯片中间分开,再进行减薄,最后将wafer崩开。适用于大部分dram wafer以及电路层较少的芯片,与dbg相比,由于没有刀片切割机械影响,侧边崩边控制更佳。芯片厚度可以进一步降低。
图4 sdbg(来源:disco)
智能手表在不同工作状态下的功耗特性测试
新规后多家民营银行将互联网存款业务转到自营平台
户外电源、实际功率等的知识和注意点
快速接线模块如何增加系统运行安全可靠性和提高保护水平
物联网技术怎样改善生活的点滴
一文解析多芯片堆叠封装技术(上)
NVIDIA全新ARM芯片曝光:代号Orin 基于7nm工艺、集成新架构GPU核心
苹果对iPhone 12系列WiFi标准进行调整 或为适配即将推出苹果智能眼镜
如何解读DS1854、DS1857和DS1858的温度和电压读数
AI遇上强迫症,大脑与情绪的羁绊有解了
世界最大输出的LED
【收藏】注射器活塞滑动性测试仪试验步骤
机械行业:自动激光焊锡机的结构有哪些?有什么应用优势
低功耗蓝牙模块为什么能在物联网领域广泛应用
ST针对智能电表推出高稳定性实时时钟芯片
Alpha半透明图像叠加设计
响应时代号召,猪八戒网推出八戒云,帮助企业转型
2021年AI将如何改变制造业?
RPA是什么,AI和RPA结合方式和架构的解析
RADITEK定向耦合器的简单介绍