芯片设计晶圆代工的3D IC架构挑战
世界不是平的，晶圆代工行业也是如此。对性能的需求不断变化，竞争格局也在持续改变，这是一个因创新而繁荣的多维市场。尽管晶圆代工行业经历了天翻地覆的变化，芯片设计基本上仍然拘泥于传统的平面架构。
不过，平面架构是否真能释放理想的性能？
samsung foundry 却并不认为这就是终点，因此打造出了 3d ic，这种立方体式的解决方案提供更高水平的性能，超越了传统的性能尺度。3d ic 这种多层基础架构是我们从二维芯片转向三维立体芯片转型的关键，它实现了存储和性能的结合，让“延续摩尔定律”的未来成为现实。
改变形态，改变未来
在圣何塞举行的 2022 年三星safe论坛上，当samsung foundry设计技术团队负责人sangyun kim迈上讲台发表主题演讲时，他向半导体行业传递了一条熟悉的讯息。
他说：“计算需求在快速增加。”并且工艺升级本身不足以赶上需求的增长步伐。他的团队需要确保客户跑赢这些快速的变化，这也是cube（立体）技术诞生背后的主要推手。
3d ic cube技术将芯片堆叠为一个立体的结构，将多种解决方案的性能集成到一个统一的单元中。堆叠后芯片之间的通信速度更快，因为与一维平面芯片设计相比，交换信息时信息的传递距离更短。节省空间和成本也是这种方案的优点之一。
不过也许更重要的是，它改进了对所谓“异构集成”的应用，即在单个堆栈中综合多个互补的芯片，从而综合利用各自的优点。
“例如，顶部裸片可能是用于实现高性能的3gaa。底部裸片可能是sf4，甚至传统节点的芯片，用于节省成本或进行 ip 复用”，kim介绍说。
通过在小空间容纳更多的功能，3d ic解决方案扩展了摩尔定律的翻倍能力，这在平面芯片时代是不可想象的。
而正如预期的那样，在平面芯片中创建立体设计带来了新的晶圆代工挑战。
3d设计的挑战
3d ic解决方案只能利用先进的晶圆代工工艺来实现，没有硅通孔(tsv)技术，立体解决方案根本无法实现。
这种技术让晶圆之间的连接更快速、更高效。在立体结构中，tsv用于为顶部裸片构建pdn，同时对于顶部和底部裸片之间的信号传输也至关重要，从而提供客户需要的超快连接。使用tsv技术需要克服多方面的挑战。除此之外，我们需要提供一个电量传输网络，以通过这些tsv和ubump来支持3d ic堆栈，同时还必须满足ir和电磁辐射（em）要求。
在同一裸片中支持中间层tsv和最后一层tsv，是我们找到的低电阻电量传输解决方案。我们还支持多种类型的tsv捆绑，以进一步减少高性能应用的ir/em风险。此外，我们通过应力模拟和硅验证减少了tsv及其排除区城浪费，从而可以将某些器件放置到排除区城中，减少面积浪费。最后，我们开发了一种更倾向宏观整体的平面摆放指南，以让我们的设计流程具有tsv意识。
基于ubump键合技术是3d ic工艺的另一关键技术。samsung foundry的ubump键合技术经过了各种解决方案的测试，并已获准量产，让3d ic能够以低成本在各种设备中实现。这让客户可以利用这些基本的技术以及 pdk、dk、ip、dm设计基础设施，轻松开始设计3d ic。
一个设计问题
不过在实施3d ic解决方案时，存在另一个平面芯片不会出现的问题：功能模组是该放在顶部还是底部？
为帮助客户解答这一问题，我们与 eda 合作伙伴联合开发了一种分区方法论，以在早期设计阶段使用。借助这些方法论，每个doe都可以进行电压降（ir）分析，并让设计师可以选择适合其用途的候选方案。其优势是多方面的：通过从适合的候选分区方案开始3d ic设计，相较传统方法，可缩短交付周期。
尽管立体设计存在多方面的挑战，我们只需在传统2d设计工作流程的基础上增加几个额外的步骤，即可创建 3d 设计。其中大部分额外的步骤都在于tsv的放置，此外顶部和底部裸片之间的 ubump对齐也需要单独的步骤。
为确保性能达到并超越标准，我们高度重视测试。我们首先对顶部和底部裸片进行单独测试，然后对整个3d结构进行ieee标准1838测试，以确保理想的裸片堆叠。
“由于这种解决方案为键合前和键合后测试提供了基本的3d测试架构，它不仅让我们有机会提高堆叠裸片模式的效率，同时也有利于保证质量”，kim向参加三星safe论坛的观众解释道。如果测试结果显示存在预料之外的缺陷，三星的智能通道修复解决方案可进行必要的修改来提高良率。
减少关口以改进签收时序
签收挑战是3d ic架构的天然结果——这是指不同的签收关口可能缺乏控制。这是在每个芯片上使用不同的技术进行制造的副作用。为解决这一问题，三星开发了一种称为减少关口的新方法学，这种方法在时序签收中使用主导关口，而不是全部的组合。
而对于ir/em签收，三星面临了一种完全不同的挑战。由于裸片通过tsv供电，后者在现有的 2d 设计中是不存在的，每个裸片的电压降（ir）/ 电迁移（em）可能会相互影响。为解决这一问题，我们同时分析了多芯片的 ir/em。
携手重塑性能
紧密合作是半导体创新的重要推动力量，许多解决方案都是我们与eda生态系统合作伙伴共同努力的直接结晶。
“当然，克服新的技术挑战只是我们与eda合作的内容之一”，kim提醒观众。samsung foundry与四家主要的eda携手，成功开发了从合成到签核的3d ic设计工作流程，这一成功的实现与专注于创造更优工作流程的safe eda合作伙伴的帮助不可分割。
无论是哪种技术，变革都来自于客户的需求。对多芯片堆叠技术的需求与日俱增，催生出2.5d和3d解决方案，打开了新的性能和能效维度。而要满足这些需求，并没有一招鲜吃遍天的方法。这需要我们走出平面思维的局限，在全新的维度中探索。就如人类摆脱地球是平的这一认识，samsung foundry不断突破自我，以重塑其产品和行业，努力为客户提供更高层次的创新。
中京电子泰国项目开工建设
RFID智能仓库管理系统的详细介绍
新闻：马云将从软银董事会辞职 美针对华为出口管制新规
OPPOR11最新消息：OPPOR11发布会明日揭晓来点不一样，OPPR11Plus+性能升级有理有据抢先看
为什么比特币和加密货币价格下跌到了最低点
芯片设计晶圆代工的3D IC架构挑战
亚洲视野下的RISC-V
光纤在视频监控当中是如何应用的
电源设计说明中使用GaN器件进行LTspice仿真
智哪儿×广州光亚展专栏：对话8家AIoT及芯片方案企业，解读其核心竞争优势及成熟项目案例，参展亮点提前看
华为方舟编译器2.0推出,可让系统操作流畅度提升24％
液态金属电池明年将上线？液态金属电池能降低储能成本？
PS-6000S系列全自动荷重试验机的机台优势
新技术或将可以改进玻璃的3D打印工艺
IBM Watson IoT Platform：用认知学习型“大脑”思考物联网世界
4K是什么？UHD超高清是其最大亮点
5G不只是一个纯粹的技术而是将会营造出一个生态
统信软件官方宣布 已全面适配申威桌面电脑与服务器
关于智能温室控制系统的简单介绍
新型充电电路原理分析
不过，平面架构是否真能释放理想的性能？
samsung foundry 却并不认为这就是终点，因此打造出了 3d ic，这种立方体式的解决方案提供更高水平的性能，超越了传统的性能尺度。3d ic 这种多层基础架构是我们从二维芯片转向三维立体芯片转型的关键，它实现了存储和性能的结合，让“延续摩尔定律”的未来成为现实。
改变形态，改变未来
在圣何塞举行的 2022 年三星safe论坛上，当samsung foundry设计技术团队负责人sangyun kim迈上讲台发表主题演讲时，他向半导体行业传递了一条熟悉的讯息。
他说：“计算需求在快速增加。”并且工艺升级本身不足以赶上需求的增长步伐。他的团队需要确保客户跑赢这些快速的变化，这也是cube（立体）技术诞生背后的主要推手。
3d ic cube技术将芯片堆叠为一个立体的结构，将多种解决方案的性能集成到一个统一的单元中。堆叠后芯片之间的通信速度更快，因为与一维平面芯片设计相比，交换信息时信息的传递距离更短。节省空间和成本也是这种方案的优点之一。
不过也许更重要的是，它改进了对所谓“异构集成”的应用，即在单个堆栈中综合多个互补的芯片，从而综合利用各自的优点。
“例如，顶部裸片可能是用于实现高性能的3gaa。底部裸片可能是sf4，甚至传统节点的芯片，用于节省成本或进行 ip 复用”，kim介绍说。
通过在小空间容纳更多的功能，3d ic解决方案扩展了摩尔定律的翻倍能力，这在平面芯片时代是不可想象的。
而正如预期的那样，在平面芯片中创建立体设计带来了新的晶圆代工挑战。
3d设计的挑战
3d ic解决方案只能利用先进的晶圆代工工艺来实现，没有硅通孔(tsv)技术，立体解决方案根本无法实现。
这种技术让晶圆之间的连接更快速、更高效。在立体结构中，tsv用于为顶部裸片构建pdn，同时对于顶部和底部裸片之间的信号传输也至关重要，从而提供客户需要的超快连接。使用tsv技术需要克服多方面的挑战。除此之外，我们需要提供一个电量传输网络，以通过这些tsv和ubump来支持3d ic堆栈，同时还必须满足ir和电磁辐射（em）要求。
在同一裸片中支持中间层tsv和最后一层tsv，是我们找到的低电阻电量传输解决方案。我们还支持多种类型的tsv捆绑，以进一步减少高性能应用的ir/em风险。此外，我们通过应力模拟和硅验证减少了tsv及其排除区城浪费，从而可以将某些器件放置到排除区城中，减少面积浪费。最后，我们开发了一种更倾向宏观整体的平面摆放指南，以让我们的设计流程具有tsv意识。
基于ubump键合技术是3d ic工艺的另一关键技术。samsung foundry的ubump键合技术经过了各种解决方案的测试，并已获准量产，让3d ic能够以低成本在各种设备中实现。这让客户可以利用这些基本的技术以及 pdk、dk、ip、dm设计基础设施，轻松开始设计3d ic。
一个设计问题
不过在实施3d ic解决方案时，存在另一个平面芯片不会出现的问题：功能模组是该放在顶部还是底部？
为帮助客户解答这一问题，我们与 eda 合作伙伴联合开发了一种分区方法论，以在早期设计阶段使用。借助这些方法论，每个doe都可以进行电压降（ir）分析，并让设计师可以选择适合其用途的候选方案。其优势是多方面的：通过从适合的候选分区方案开始3d ic设计，相较传统方法，可缩短交付周期。
尽管立体设计存在多方面的挑战，我们只需在传统2d设计工作流程的基础上增加几个额外的步骤，即可创建 3d 设计。其中大部分额外的步骤都在于tsv的放置，此外顶部和底部裸片之间的 ubump对齐也需要单独的步骤。
为确保性能达到并超越标准，我们高度重视测试。我们首先对顶部和底部裸片进行单独测试，然后对整个3d结构进行ieee标准1838测试，以确保理想的裸片堆叠。
“由于这种解决方案为键合前和键合后测试提供了基本的3d测试架构，它不仅让我们有机会提高堆叠裸片模式的效率，同时也有利于保证质量”，kim向参加三星safe论坛的观众解释道。如果测试结果显示存在预料之外的缺陷，三星的智能通道修复解决方案可进行必要的修改来提高良率。
减少关口以改进签收时序
签收挑战是3d ic架构的天然结果——这是指不同的签收关口可能缺乏控制。这是在每个芯片上使用不同的技术进行制造的副作用。为解决这一问题，三星开发了一种称为减少关口的新方法学，这种方法在时序签收中使用主导关口，而不是全部的组合。
而对于ir/em签收，三星面临了一种完全不同的挑战。由于裸片通过tsv供电，后者在现有的 2d 设计中是不存在的，每个裸片的电压降（ir）/ 电迁移（em）可能会相互影响。为解决这一问题，我们同时分析了多芯片的 ir/em。
携手重塑性能
紧密合作是半导体创新的重要推动力量，许多解决方案都是我们与eda生态系统合作伙伴共同努力的直接结晶。
“当然，克服新的技术挑战只是我们与eda合作的内容之一”，kim提醒观众。samsung foundry与四家主要的eda携手，成功开发了从合成到签核的3d ic设计工作流程，这一成功的实现与专注于创造更优工作流程的safe eda合作伙伴的帮助不可分割。
无论是哪种技术，变革都来自于客户的需求。对多芯片堆叠技术的需求与日俱增，催生出2.5d和3d解决方案，打开了新的性能和能效维度。而要满足这些需求，并没有一招鲜吃遍天的方法。这需要我们走出平面思维的局限，在全新的维度中探索。就如人类摆脱地球是平的这一认识，samsung foundry不断突破自我，以重塑其产品和行业，努力为客户提供更高层次的创新。
中京电子泰国项目开工建设
RFID智能仓库管理系统的详细介绍
新闻：马云将从软银董事会辞职 美针对华为出口管制新规
OPPOR11最新消息：OPPOR11发布会明日揭晓来点不一样，OPPR11Plus+性能升级有理有据抢先看
为什么比特币和加密货币价格下跌到了最低点
芯片设计晶圆代工的3D IC架构挑战
亚洲视野下的RISC-V
光纤在视频监控当中是如何应用的
电源设计说明中使用GaN器件进行LTspice仿真
智哪儿×广州光亚展专栏：对话8家AIoT及芯片方案企业，解读其核心竞争优势及成熟项目案例，参展亮点提前看
华为方舟编译器2.0推出,可让系统操作流畅度提升24％
液态金属电池明年将上线？液态金属电池能降低储能成本？
PS-6000S系列全自动荷重试验机的机台优势
新技术或将可以改进玻璃的3D打印工艺
IBM Watson IoT Platform：用认知学习型“大脑”思考物联网世界
4K是什么？UHD超高清是其最大亮点
5G不只是一个纯粹的技术而是将会营造出一个生态
统信软件官方宣布 已全面适配申威桌面电脑与服务器
关于智能温室控制系统的简单介绍
新型充电电路原理分析