PCIe管道接口的电源管理
最近，我们看到了串行数据传输代替并行数据传输的趋势，以提高性能和数据完整性。这方面的一个例子是从pci / pci-x迁移到pci express。两个器件之间的串行接口可减少每个器件封装的引脚数。这不仅降低了芯片和电路板设计成本，还降低了电路板设计的复杂性。由于串行链路的时钟速度比并行链路快得多，因此它们在性能方面具有高度可扩展性。
然而，为了加速基于 pci express 的子系统的验证并加快 pci express 端点的开发时间，pipe（pci express 架构的 phy interface 由英特尔定义，并于 2002 年发布以供行业审查。pipe 是在处理较低级别的串行信令的 phy 子层和处理寻址/访问控制机制的媒体访问层 （mac） 之间定义的标准接口。下图说明了 pipe 在为 pci express 的 phy 层分区中所扮演的角色。
分区物理层（来源：pci express 架构规范的 phy 接口，版本 2.00）
借助此接口，开发人员可以验证其设计，而不必担心与 phy 接口相关的模拟电路。对于mac内核验证，phy总线功能模型（bfm）将直接连接到它。如果没有pipe，则需要将phy和serdes（序列化器/解串器）组合以及根复合体bfm一起使用。此外，用户必须确保 phy 和 serdes 行为以及串行接口的正确性。
鉴于pipe接口的价值，它现在被广泛使用。在我们最近的经验中，我们观察到 pipe 接口中的不同电源状态可能会在它们的解释方面造成一些混乱。这篇博文和下一篇将阐明此接口的不同电源状态。希望这将导致对相同的更好理解。这里的假设是读者对 pcie ltssm 有很高的了解。
管道的电源状态
电源管理信号使phy能够最大限度地降低功耗。为此接口定义了四种电源状态：p0、p0、p1 和 p2。p0 状态是 phy 的正常运行状态。当它从p0过渡到低功耗状态时，phy可以立即采取适当的节能措施。
所有电源状态都由信号断电 [2：0]（mac 输出）表示。位表示形式如下：
2] [1] [0] 描述
0 0 0 p0，正常运行
0 0 1 p0s，低恢复时间延迟，省电状态
0 1 0 p1，恢复时间延迟更长，功耗状态更低
0 1 1 p2，最低功耗状态。
pipe 接口电源状态可以与基本规范中提到的 ltssm 的电源状态相关联。
p0 等效于数据/订单集可以传输的 ltssm 状态
p0s 相当于 ltssm 的 l0
p1 等效于禁用、所有检测和 l1。ltssm 的空闲状态
p2 相当于 ltssm 的 l2
在 p0、p0 和 p1 状态中，需要 phy 来保持 pclk 正常运行。对于这三种状态之间的所有状态转换，phy 指示通过 phystatus 的单周期断言成功转换到指定的电源状态。
mac 可能导致 phy 进行一组有限的合法电源状态转换。参考基本规范中 ltssm 的主状态图以及前面段落中描述的 ltssm 状态到 phy 电源状态的映射，这些法律转换是：
p0 到 p0s
p0 至 p1
p0 至 p2
p0s 到 p0
p1 至 p0
p2 至 p1
基于GPU的深度学习算法对古代陶器小碎片进行分类
高速CAN收发器产品概述
WIFI版ATP荧光检测仪招标参数的详细介绍
如何使用CMOS集成电路进行单电源接口电路的设计
智能锁的技术原理及工作原理是什么？坤坤智能锁告诉你
PCIe管道接口的电源管理
浅谈谐波对电力系统产生的危害
Altera发售世界上第一款具有28-Gbps收发器的FPGA
移动互联网正逐渐渗透到人们各个领域 大数据流量矩阵正在崛起
谷歌与小米争夺健身追踪器市场
三星S8被无视，高通骁龙835唯这三款一加5、小米6、HTCU11可入手
受到智能机器人的直接冲击的六个行业
MIUI11或推出色彩管理功能 可单独控制色彩的各种参数
国产5G射频滤波器量产 从0到1的突破！
IEEE发布顶级编程语言排行榜：Python雄踞榜首
智慧城市各细分市场5G使用率偏低
MAX97200 应用电路
最高评级！华为云 CodeArts Board 获信通院软件研发效能度量平台先进级认证
纯相位空间光调制器（SLM）零级光的产生及消除方法
华为p10闪存门最新消息：比想象中更强大，华为P10性能与颜值兼备的实力派！
然而，为了加速基于 pci express 的子系统的验证并加快 pci express 端点的开发时间，pipe（pci express 架构的 phy interface 由英特尔定义，并于 2002 年发布以供行业审查。pipe 是在处理较低级别的串行信令的 phy 子层和处理寻址/访问控制机制的媒体访问层 （mac） 之间定义的标准接口。下图说明了 pipe 在为 pci express 的 phy 层分区中所扮演的角色。
分区物理层（来源：pci express 架构规范的 phy 接口，版本 2.00）
借助此接口，开发人员可以验证其设计，而不必担心与 phy 接口相关的模拟电路。对于mac内核验证，phy总线功能模型（bfm）将直接连接到它。如果没有pipe，则需要将phy和serdes（序列化器/解串器）组合以及根复合体bfm一起使用。此外，用户必须确保 phy 和 serdes 行为以及串行接口的正确性。
鉴于pipe接口的价值，它现在被广泛使用。在我们最近的经验中，我们观察到 pipe 接口中的不同电源状态可能会在它们的解释方面造成一些混乱。这篇博文和下一篇将阐明此接口的不同电源状态。希望这将导致对相同的更好理解。这里的假设是读者对 pcie ltssm 有很高的了解。
管道的电源状态
电源管理信号使phy能够最大限度地降低功耗。为此接口定义了四种电源状态：p0、p0、p1 和 p2。p0 状态是 phy 的正常运行状态。当它从p0过渡到低功耗状态时，phy可以立即采取适当的节能措施。
所有电源状态都由信号断电 [2：0]（mac 输出）表示。位表示形式如下：
2] [1] [0] 描述
0 0 0 p0，正常运行
0 0 1 p0s，低恢复时间延迟，省电状态
0 1 0 p1，恢复时间延迟更长，功耗状态更低
0 1 1 p2，最低功耗状态。
pipe 接口电源状态可以与基本规范中提到的 ltssm 的电源状态相关联。
p0 等效于数据/订单集可以传输的 ltssm 状态
p0s 相当于 ltssm 的 l0
p1 等效于禁用、所有检测和 l1。ltssm 的空闲状态
p2 相当于 ltssm 的 l2
在 p0、p0 和 p1 状态中，需要 phy 来保持 pclk 正常运行。对于这三种状态之间的所有状态转换，phy 指示通过 phystatus 的单周期断言成功转换到指定的电源状态。
mac 可能导致 phy 进行一组有限的合法电源状态转换。参考基本规范中 ltssm 的主状态图以及前面段落中描述的 ltssm 状态到 phy 电源状态的映射，这些法律转换是：
p0 到 p0s
p0 至 p1
p0 至 p2
p0s 到 p0
p1 至 p0
p2 至 p1
基于GPU的深度学习算法对古代陶器小碎片进行分类
高速CAN收发器产品概述
WIFI版ATP荧光检测仪招标参数的详细介绍
如何使用CMOS集成电路进行单电源接口电路的设计
智能锁的技术原理及工作原理是什么？坤坤智能锁告诉你
PCIe管道接口的电源管理
浅谈谐波对电力系统产生的危害
Altera发售世界上第一款具有28-Gbps收发器的FPGA
移动互联网正逐渐渗透到人们各个领域 大数据流量矩阵正在崛起
谷歌与小米争夺健身追踪器市场
三星S8被无视，高通骁龙835唯这三款一加5、小米6、HTCU11可入手
受到智能机器人的直接冲击的六个行业
MIUI11或推出色彩管理功能 可单独控制色彩的各种参数
国产5G射频滤波器量产 从0到1的突破！
IEEE发布顶级编程语言排行榜：Python雄踞榜首
智慧城市各细分市场5G使用率偏低
MAX97200 应用电路
最高评级！华为云 CodeArts Board 获信通院软件研发效能度量平台先进级认证
纯相位空间光调制器（SLM）零级光的产生及消除方法
华为p10闪存门最新消息：比想象中更强大，华为P10性能与颜值兼备的实力派！