声强测试系统中DSP和ADC的接口电路
摘 要：本文简述了tms320c5409与max125之间的硬件接口设计和软件编程方法及其在声强测试系统中的应用。
引言
随着“绿色设计”的兴起和人们对环境保护的意识增强，噪声控制已成为现代工业发展的一项重大任务。而低噪产品设计很大程度上依赖于声强测量。通过测量分析，可以了解产生振动和噪声的原因，从而找到降低噪声的有效途径。过去的声强测试系统中，一般基于单片机技术，数据处理能力差、可扩展空间小，只能实现时域分析。近年来，随着信息处理技术的飞速发展，dsp在电子信息、仪器仪表等高科技领域得到了广泛的运用。它具备特有的哈佛结构、多级流水线、硬件乘法器等特征，所以运算速度很快。如果将它运用于声强 测试系统中可实现实时频谱分析，提高测试的精度。而max125是内部集成采样保持电路和多路选通电路的adc芯片，最多能实现4个通道的模拟信号同步采样，非常适合多通道声强数据采集系统。
声强测试系统中的adc模块
声强测试中，噪声信号的频率为20hz~20khz,且要求系统进行高精度多通道并行采样。根据这方面的要求选择maxim公司的max125。它是高速2x4通道同步采样14位逐次比较型a/d转换器芯片，内部集成采样保持电路。在4通道工作模式下，adc芯片最高可以支持76khz的高速采样。所以即使在4通道同时采样的情况下，它也可以满足声强数据采集的要求。同时，模拟电路十分简单，抗干扰能力强、精度也高。
如表1所示，max125有8种通道转换方式，并通过a0~a3引脚编程实现。上电时，芯片自动选择ch1a作为转换通道。用户可编程选择ch1a-ch4a或ch1b-ch4b这两组中的任何4个通道。
声强测试系统中的dsp
声强测试系统要进行实时信号分析，要求有较高运算速度，同时信号处理也需要较大缓存空间。在各种算法中，fft变换是基础，也最占时间，所以我们可用fft验证dsp速度是否符合要求。在fft变换中，n点复数做fft变换约需要2n×log2n次实数乘法运算和3n×log2n实时加法运算。如果选择ti公司的tms320vc5409，它的乘法和加法都是单周期指令，取n=1024，不计内存访问和其它时间，则一次fft所需时间为：10×5120×10ns约0.512ms。按4通道76ksps的采样频率计算，1024点的采样时间约为3.333ms，可见该dsp速度足以满足要求。所以本系统选用ti公司的16位定点dsp—tms320vc5409 (ti公司产品)。重要的是它片内具有32×16bit内部ram，这对提高声强测试系统的整体性能有很大的帮助。
图1 声强测试系统结构框图
图2 max125与c54的接口电路
声强测试系统中max125与tms320vc5409的接口
图1为声强测试系统的结构简图，图中多路声强信号在max125中实现a/d转换后，采样结果通过中断方式输入dsp中进行运算处理(fft变换、相关分析、功率谱分析等)，处理结果由usb接口送至主控计算机存储和显示。cpld实现模块接口控制逻辑，包括地址跟随、数据锁存等功能，8254则为max125等提供时钟信号，便于上位机对时钟信号的控制。
max125与tms320c54的接口电路示图2，在系统中，多路声强模拟信号分别接max125的ch1a-ch4a和ch1b-ch4b通道上，max125实现a/d转换后通过接口读入tms320c54进行信号处理。max125与tms320c54之间的接口设计主要要考虑两个问题：3v和5v混合逻辑的设计：c54的外围工作电压为3.3v，而它的外围器件包括max125一般工作在5v，必须为dsp和外围芯片设计一个安全可靠的接口；速度匹配问题：max125的时序要求两次读操作之间的延迟时间不小于40ns, tms320c54的指令执行周期为10ns.所以，dsp读写a/d时必须解决速度匹配问题。
如图2所示，c54的数据总线挂有一个sn74lvt1645a，它是ti公司的3.3v和5v双向收发器， sn74lvt1645a可以看作两个8位收发器或一个16位收发器。收发的方向由两个方向控制引脚(dir)控制。这样在数据总线上既可为dsp提供驱动5v数字电路的能力，也可为dsp提供5v信号读入的保护。所以使用sn74lvt1645a可以为dsp扩展多个外设提供可靠的接口，解决了3.3v和5v混合逻辑设计问题。tms320vc54x与慢速器件接口可采用硬件或软件的方法插入等待状态。软件的方法插入等待状态的 方法是通过tms320c54x内部一个软件等待状态寄存器实现的，它最多插入7可等待状态，非常方便。通过分析在与max125接口中最多插入三个等待状态即可，所以在接口中我们采用了软件插入等待周期的方法。时钟信号clk和启动转换信号由可编程计数器/定时器8254为max125提供，8254则由上位机通过usb接口控制，从而上位机可以通过usb接口控制max125的采样频率。高速译码器sn74ahct138用于产生max125所需的读写信号、和片选信号，简化了电路结构。tms320vc54和max125之间采了中断控制的工作方式，在max125每完成一次a/d转换以后，它通过中断通知tms320vc54读取数据，在max125进行a/d转换时，它不受max125的影响，这样提高了tms320vc54的工作效率。
max125与tms320vc54接口程序
下面给出了max125中4通道采样的接口程序，程序中采用中断方式读取数据。将max125的端口作为tms320vc54扩展的外部存储单元。
max125端口占用的地址空间为：
工作方式编程地址adin=8000;
获取转换结果的地址adout＝800c
adin .set 8000h
adout .set 800ch
dspin .set 0800h ；0800h为dsp内部
数据缓存区间的首地址
中断矢量程序
int2: b int
nop
nop
.space 13*4*16
接口初始化程序
_c_int00:
ld #0,dp ;设置页指针
stm #3000h,sp ;设置堆栈指针
ssbx intm ;关闭所有中断
stm #0f4bfh,swwsr ;设置等待
发生器
st #3h,adin ;设置b组四通道
采样
stm #0f6ffh,swwsr ;设置等待
发生器
stm #0ffffh,ifr ;清除中断标志
寄存器
stm #0004h,imr ;开放中断2
rsbx intm ;开放所有中断
中断子程序
int pshm ar3
pshm ar2
pshm ar0 ;保护现场
stm #1,aro
stm #2048,bk
stm #adout,ar2
stm #dspin,ar3
rpt #3
mvdd *ar2,*ar3+0% ;
四次读操作
popm ar0
popm ar2
popm ar3 ;恢复现场
rete
.end
程序设计中要注意下面的问题：
max125的时序要求两次读操作之间的延迟时间不小于40ns,而tms320vc5409的指令执行周期为10ns。所以，tms320vc5409读写a/d时必须插入等待周期.在进行存储器写操作时，tms320vc5409需两个机器周期；在进行存储器读操作时，tms320vc5409只需一个机器周期。由此可以得出，在max125与tms320vc5409的接口中，对max125的写操作至少需要插入两个机器周期；读操作时至少需要插入三个周期。
结语
本接口电路简单、成本低廉，充分利用了max125的多同道a/d转换功能和tms320vc5409较强的数据处理能力，满足了多同道声强测量的要求。目前，该电路已运用于安徽省十五重点项目“智能声强测试系统”中，效果良好。
充电基础设施需要V2G技术将进一步发挥作用!
华为Nova青春版发布：配5.2英寸屏 颜值不输华为P10
全平台系统开源免费抓包软件ProxyPin概述
常用发射三级管资料大全
OPPO 新专利：伸缩型智能手机
声强测试系统中DSP和ADC的接口电路
剪刀手”拍照指纹会被盗？
如何理解精准交互无人机？
5G在智慧家庭中能不能产生裂变的效果
三星S7拍照实测 是否能秒iPhone6S
pscad软件介绍
TRUMPF在短波红外VCSEL助力OLED屏下传感和激光雷达
TensorFlow2.0终于问世，Alpha版可以抢先体验
牛津纳米孔公司推出了可供购买的Flongle基本工具包
PCB板布局简单规则
[图文]调频发射芯片ｍａｘ２６０６
雷军为新机预热：小米11将带来高端影像新突破
绿色环保未来趋势燃料电池的进阶动力总成
信步科技SV1a-H2716P嵌入式主板介绍
卡塔尔航空日本航空和南方航空已成功入围马来西亚航空股份
引言
随着“绿色设计”的兴起和人们对环境保护的意识增强，噪声控制已成为现代工业发展的一项重大任务。而低噪产品设计很大程度上依赖于声强测量。通过测量分析，可以了解产生振动和噪声的原因，从而找到降低噪声的有效途径。过去的声强测试系统中，一般基于单片机技术，数据处理能力差、可扩展空间小，只能实现时域分析。近年来，随着信息处理技术的飞速发展，dsp在电子信息、仪器仪表等高科技领域得到了广泛的运用。它具备特有的哈佛结构、多级流水线、硬件乘法器等特征，所以运算速度很快。如果将它运用于声强 测试系统中可实现实时频谱分析，提高测试的精度。而max125是内部集成采样保持电路和多路选通电路的adc芯片，最多能实现4个通道的模拟信号同步采样，非常适合多通道声强数据采集系统。
声强测试系统中的adc模块
声强测试中，噪声信号的频率为20hz~20khz,且要求系统进行高精度多通道并行采样。根据这方面的要求选择maxim公司的max125。它是高速2x4通道同步采样14位逐次比较型a/d转换器芯片，内部集成采样保持电路。在4通道工作模式下，adc芯片最高可以支持76khz的高速采样。所以即使在4通道同时采样的情况下，它也可以满足声强数据采集的要求。同时，模拟电路十分简单，抗干扰能力强、精度也高。
如表1所示，max125有8种通道转换方式，并通过a0~a3引脚编程实现。上电时，芯片自动选择ch1a作为转换通道。用户可编程选择ch1a-ch4a或ch1b-ch4b这两组中的任何4个通道。
声强测试系统中的dsp
声强测试系统要进行实时信号分析，要求有较高运算速度，同时信号处理也需要较大缓存空间。在各种算法中，fft变换是基础，也最占时间，所以我们可用fft验证dsp速度是否符合要求。在fft变换中，n点复数做fft变换约需要2n×log2n次实数乘法运算和3n×log2n实时加法运算。如果选择ti公司的tms320vc5409，它的乘法和加法都是单周期指令，取n=1024，不计内存访问和其它时间，则一次fft所需时间为：10×5120×10ns约0.512ms。按4通道76ksps的采样频率计算，1024点的采样时间约为3.333ms，可见该dsp速度足以满足要求。所以本系统选用ti公司的16位定点dsp—tms320vc5409 (ti公司产品)。重要的是它片内具有32×16bit内部ram，这对提高声强测试系统的整体性能有很大的帮助。
图1 声强测试系统结构框图
图2 max125与c54的接口电路
声强测试系统中max125与tms320vc5409的接口
图1为声强测试系统的结构简图，图中多路声强信号在max125中实现a/d转换后，采样结果通过中断方式输入dsp中进行运算处理(fft变换、相关分析、功率谱分析等)，处理结果由usb接口送至主控计算机存储和显示。cpld实现模块接口控制逻辑，包括地址跟随、数据锁存等功能，8254则为max125等提供时钟信号，便于上位机对时钟信号的控制。
max125与tms320c54的接口电路示图2，在系统中，多路声强模拟信号分别接max125的ch1a-ch4a和ch1b-ch4b通道上，max125实现a/d转换后通过接口读入tms320c54进行信号处理。max125与tms320c54之间的接口设计主要要考虑两个问题：3v和5v混合逻辑的设计：c54的外围工作电压为3.3v，而它的外围器件包括max125一般工作在5v，必须为dsp和外围芯片设计一个安全可靠的接口；速度匹配问题：max125的时序要求两次读操作之间的延迟时间不小于40ns, tms320c54的指令执行周期为10ns.所以，dsp读写a/d时必须解决速度匹配问题。
如图2所示，c54的数据总线挂有一个sn74lvt1645a，它是ti公司的3.3v和5v双向收发器， sn74lvt1645a可以看作两个8位收发器或一个16位收发器。收发的方向由两个方向控制引脚(dir)控制。这样在数据总线上既可为dsp提供驱动5v数字电路的能力，也可为dsp提供5v信号读入的保护。所以使用sn74lvt1645a可以为dsp扩展多个外设提供可靠的接口，解决了3.3v和5v混合逻辑设计问题。tms320vc54x与慢速器件接口可采用硬件或软件的方法插入等待状态。软件的方法插入等待状态的 方法是通过tms320c54x内部一个软件等待状态寄存器实现的，它最多插入7可等待状态，非常方便。通过分析在与max125接口中最多插入三个等待状态即可，所以在接口中我们采用了软件插入等待周期的方法。时钟信号clk和启动转换信号由可编程计数器/定时器8254为max125提供，8254则由上位机通过usb接口控制，从而上位机可以通过usb接口控制max125的采样频率。高速译码器sn74ahct138用于产生max125所需的读写信号、和片选信号，简化了电路结构。tms320vc54和max125之间采了中断控制的工作方式，在max125每完成一次a/d转换以后，它通过中断通知tms320vc54读取数据，在max125进行a/d转换时，它不受max125的影响，这样提高了tms320vc54的工作效率。
max125与tms320vc54接口程序
下面给出了max125中4通道采样的接口程序，程序中采用中断方式读取数据。将max125的端口作为tms320vc54扩展的外部存储单元。
max125端口占用的地址空间为：
工作方式编程地址adin=8000;
获取转换结果的地址adout＝800c
adin .set 8000h
adout .set 800ch
dspin .set 0800h ；0800h为dsp内部
数据缓存区间的首地址
中断矢量程序
int2: b int
nop
nop
.space 13*4*16
接口初始化程序
_c_int00:
ld #0,dp ;设置页指针
stm #3000h,sp ;设置堆栈指针
ssbx intm ;关闭所有中断
stm #0f4bfh,swwsr ;设置等待
发生器
st #3h,adin ;设置b组四通道
采样
stm #0f6ffh,swwsr ;设置等待
发生器
stm #0ffffh,ifr ;清除中断标志
寄存器
stm #0004h,imr ;开放中断2
rsbx intm ;开放所有中断
中断子程序
int pshm ar3
pshm ar2
pshm ar0 ;保护现场
stm #1,aro
stm #2048,bk
stm #adout,ar2
stm #dspin,ar3
rpt #3
mvdd *ar2,*ar3+0% ;
四次读操作
popm ar0
popm ar2
popm ar3 ;恢复现场
rete
.end
程序设计中要注意下面的问题：
max125的时序要求两次读操作之间的延迟时间不小于40ns,而tms320vc5409的指令执行周期为10ns。所以，tms320vc5409读写a/d时必须插入等待周期.在进行存储器写操作时，tms320vc5409需两个机器周期；在进行存储器读操作时，tms320vc5409只需一个机器周期。由此可以得出，在max125与tms320vc5409的接口中，对max125的写操作至少需要插入两个机器周期；读操作时至少需要插入三个周期。
结语
本接口电路简单、成本低廉，充分利用了max125的多同道a/d转换功能和tms320vc5409较强的数据处理能力，满足了多同道声强测量的要求。目前，该电路已运用于安徽省十五重点项目“智能声强测试系统”中，效果良好。
充电基础设施需要V2G技术将进一步发挥作用!
华为Nova青春版发布：配5.2英寸屏 颜值不输华为P10
全平台系统开源免费抓包软件ProxyPin概述
常用发射三级管资料大全
OPPO 新专利：伸缩型智能手机
声强测试系统中DSP和ADC的接口电路
剪刀手”拍照指纹会被盗？
如何理解精准交互无人机？
5G在智慧家庭中能不能产生裂变的效果
三星S7拍照实测 是否能秒iPhone6S
pscad软件介绍
TRUMPF在短波红外VCSEL助力OLED屏下传感和激光雷达
TensorFlow2.0终于问世，Alpha版可以抢先体验
牛津纳米孔公司推出了可供购买的Flongle基本工具包
PCB板布局简单规则
[图文]调频发射芯片ｍａｘ２６０６
雷军为新机预热：小米11将带来高端影像新突破
绿色环保未来趋势燃料电池的进阶动力总成
信步科技SV1a-H2716P嵌入式主板介绍
卡塔尔航空日本航空和南方航空已成功入围马来西亚航空股份