ADC12QS065里用LVDS格式解决输出信号传输问题
系统往往需要信号传输，在信号传输中不希望共模信号，共模信号处理困难。某些设计把来自传感器输出的单端信号转换为全差分信号，然后，把此信号送到差分输出adc下游。这样做的优点是在差分线上引起的最大噪声在两条线上是共同的（假定差分线是对称的）。
在输入信号转换数字数据之后，必须传输它们到dsp或asic/fpga进行处理。流行的全差分输出信号传输是方便的。全差分的输出信号通过两条对称线给出和吸收电流。这种信号传输的一个例子是lvds（低压差分信号）格式。adc12qs065用lvds来解决所有这些系统问题（图1）。
adc12qs065在单片上包含4个12位adc。每个adc输入都接收全差分信号。输入共模电压来源于共模输出参考电压vcom12和vcom34，由adc12qs065提供。adc12qs065可选择全差分或单端时钟源。为了采用lvds，时钟提供lvds到clkb，端接紧靠输入引脚。若希望单端cmos时钟，则把clkb接低态，而不需要端电阻器。
用差分环形振荡器串行化每个adc的输出。输入时钟输入乘12，并转换到lvds时钟输出，以使数据捕获。输入时钟率的lvds frame信号也在输出产生来识别取样数。
输出定时为fpga提供容易的数据捕获。当取样数据准备好时，发送输出frame信号。在lvds clock out转变之后，出现4个输出通道的每个通道的msb。lvds clock out 信号从data out 偏移四分之一周期，以减轻时钟管理。在clock out转换时捕获每个数据位。采用lvds的另一个好处是可以用eia/tia568标准的双绞线发送这些信号。满足eia/tia568标准的双绞线具有100ω 特性阻抗。紧靠在一起并承载相反电流的导体产生非常低的辐射。在高snr要求的场合这是所希望的。
在传统单端并行cmos输出12位adc中，需要49条（4×12+1）线发送转换器，输出到数字处理器。若把输出位串行化，每个通道有单对差分线。也要说明输出时钟和帧信号线。
因为lvds用来自电源的电流，靠来自lvds端或其他的“操纵”（steering）电流，所以从电源恒定地吸收电流。这降低了呈现在电源线上的开关转换负载。此优点使电源线上的电源噪声比较低，从而减小去耦电容的尺寸并减轻布线要求。
串行lvds允许更小的封装，而信号传输是非常有效的。然而在很多应用中，低功耗是非常重要的。每个通道节省每毫瓦功率，对于需要几个数据通道的系统有巨大意义。因此，除静态驱动器外，adc12qs0d65具有3个分离电源。可以连接每个电源使其成为单电原adc或保护分离。分离电源进一步隔离adc内部电路每部分。分离电源的另一个优点是输出驱动器电压可以低到2.5v，以节省功耗。
adc12qs065也具有自己内部参考供电的能力，允许外部驱动基准。这使多adc可连组在一起，分别把所有的vret和vrefn连接在一起。靠保证每个芯片匹配的增益和偏移，可减小系统定标要求。若系统允许差分信号传输，用低共模噪声电感是有益的，可以降低电源瞬变，在输出线上有低数字辐射。adc12qs065从模拟输入、时钟输入到串行lvds输出，提供全差分转换。它所具有的分离电源能力允许用于进一步模拟数字域分离，并提供较低的功耗
史上最贵iPhone手机 苹果14大概多少钱
北斗终端、北斗短报文终端是什么？
SmartMesh IP产品的应用介绍
电子凭证试点持续扩围，百望云赋能企业财税数字升级
通过深度学习实现自动驾驶之车辆检测
ADC12QS065里用LVDS格式解决输出信号传输问题
运营商因为5G的到来有了什么改变
面对彩电市场的快速发展 企业必须拥有改革和创新的能力
通过物联网技术构成的车联网在电动车中的应用
【干货】大牛工程师手把手教你开关电源PCB排版
通过自动限流调节保护您的集成式FET功率开关
接口中的modport连接模块都能看见什么
多功能食品安全检测仪 产品介绍
区块链产业园是什么？区块链产业园遍地开花湖南长沙也开园
感抗与容抗计算器
柔性印刷电路（FPC）使设计人员能够找到几种途径？
电容的单位换算和计算公式
深耕PCB设计,一博科技闯关创业板IPO
智慧旅游景区三维可视化综合运营平台
人形机器人突进与阻力的较量
在输入信号转换数字数据之后，必须传输它们到dsp或asic/fpga进行处理。流行的全差分输出信号传输是方便的。全差分的输出信号通过两条对称线给出和吸收电流。这种信号传输的一个例子是lvds（低压差分信号）格式。adc12qs065用lvds来解决所有这些系统问题（图1）。
adc12qs065在单片上包含4个12位adc。每个adc输入都接收全差分信号。输入共模电压来源于共模输出参考电压vcom12和vcom34，由adc12qs065提供。adc12qs065可选择全差分或单端时钟源。为了采用lvds，时钟提供lvds到clkb，端接紧靠输入引脚。若希望单端cmos时钟，则把clkb接低态，而不需要端电阻器。
用差分环形振荡器串行化每个adc的输出。输入时钟输入乘12，并转换到lvds时钟输出，以使数据捕获。输入时钟率的lvds frame信号也在输出产生来识别取样数。
输出定时为fpga提供容易的数据捕获。当取样数据准备好时，发送输出frame信号。在lvds clock out转变之后，出现4个输出通道的每个通道的msb。lvds clock out 信号从data out 偏移四分之一周期，以减轻时钟管理。在clock out转换时捕获每个数据位。采用lvds的另一个好处是可以用eia/tia568标准的双绞线发送这些信号。满足eia/tia568标准的双绞线具有100ω 特性阻抗。紧靠在一起并承载相反电流的导体产生非常低的辐射。在高snr要求的场合这是所希望的。
在传统单端并行cmos输出12位adc中，需要49条（4×12+1）线发送转换器，输出到数字处理器。若把输出位串行化，每个通道有单对差分线。也要说明输出时钟和帧信号线。
因为lvds用来自电源的电流，靠来自lvds端或其他的“操纵”（steering）电流，所以从电源恒定地吸收电流。这降低了呈现在电源线上的开关转换负载。此优点使电源线上的电源噪声比较低，从而减小去耦电容的尺寸并减轻布线要求。
串行lvds允许更小的封装，而信号传输是非常有效的。然而在很多应用中，低功耗是非常重要的。每个通道节省每毫瓦功率，对于需要几个数据通道的系统有巨大意义。因此，除静态驱动器外，adc12qs0d65具有3个分离电源。可以连接每个电源使其成为单电原adc或保护分离。分离电源进一步隔离adc内部电路每部分。分离电源的另一个优点是输出驱动器电压可以低到2.5v，以节省功耗。
adc12qs065也具有自己内部参考供电的能力，允许外部驱动基准。这使多adc可连组在一起，分别把所有的vret和vrefn连接在一起。靠保证每个芯片匹配的增益和偏移，可减小系统定标要求。若系统允许差分信号传输，用低共模噪声电感是有益的，可以降低电源瞬变，在输出线上有低数字辐射。adc12qs065从模拟输入、时钟输入到串行lvds输出，提供全差分转换。它所具有的分离电源能力允许用于进一步模拟数字域分离，并提供较低的功耗
史上最贵iPhone手机 苹果14大概多少钱
北斗终端、北斗短报文终端是什么？
SmartMesh IP产品的应用介绍
电子凭证试点持续扩围，百望云赋能企业财税数字升级
通过深度学习实现自动驾驶之车辆检测
ADC12QS065里用LVDS格式解决输出信号传输问题
运营商因为5G的到来有了什么改变
面对彩电市场的快速发展 企业必须拥有改革和创新的能力
通过物联网技术构成的车联网在电动车中的应用
【干货】大牛工程师手把手教你开关电源PCB排版
通过自动限流调节保护您的集成式FET功率开关
接口中的modport连接模块都能看见什么
多功能食品安全检测仪 产品介绍
区块链产业园是什么？区块链产业园遍地开花湖南长沙也开园
感抗与容抗计算器
柔性印刷电路（FPC）使设计人员能够找到几种途径？
电容的单位换算和计算公式
深耕PCB设计,一博科技闯关创业板IPO
智慧旅游景区三维可视化综合运营平台
人形机器人突进与阻力的较量