基于magnum 2测试机的NAND FLASH的测试解决方案分析
作者：汤凡，王烈洋，占连样，张水苹，王鑫，陈像，黄小虎
1. 引言
nand flash是一种廉价、快速、高存储密度、大容量的非易失性存储器，广泛应用在需要存储大量数据的场合。由于其块擦除、页编程比较快和容量比较大。nand flash通常会伴随坏块，所以出产时会有坏块标记，这些坏块通常不使用，而没有标记成坏块的可正常使用。在使用过程中，由于环境和使用年限等因素的影响，通常会出现坏块增长，这些坏块的出现会导致系统出现故障。所有通常在使用前可进行测试，以找出增长的坏块，本文章介绍了一种基于magnum ii 测试机的nand flash的测试方法。
2. vdnf64g08rs50ms4v25-iii模块介绍
2.1 vdnf64g08rs50ms4v25-iii的结构
vdnf64g08rs50ms4v25-iii nand flash存储器采用叠层型立体封装工艺进行封装，内部采用4片相同型号的塑封芯片（型号：mt29f16g08ababawp-aitx:b，温度等级：工业级-40～85℃，版本号：1612 wp 29f8g08ababa aitx b 1-2 ，生产厂家：镁光），分八层进行叠装，每层一个芯片。模块的重量约为6.7±0.5克。其主要特性如下：
总容量：64g bit；
工作电压：3.3v（典型值），2.7~ 3.6v（范围值）；
数据宽度：8位；
页大小：（4k+224）byte；
块大小：128页=（512k+28k） byte；
片选块容量：2048块；
页读操作
—读时间：25us（最大） ；
—串行读取时间：25ns（最小） ；
快速写周期时间
—页编程时间：230us（典型） ；
—块擦除时间：0.7ms（典型）。
图1 vdnf64g08rs50ms4v25-iii原理框图
图2 vdnf64g08rs50ms4v25-iii存储器基片内部结构框图
2.2 vdnf64g08rs50ms4v25-iii的引脚说明
vdnf64g08rs50ms4v25-iii存储器采用的是sop封装工艺，整块芯片表面镀金，这样可以大幅度增强了芯片的抗干扰和抗辐射的能力，有利于该芯片能应用于航空航天等恶劣的环境。
vdnf64g08rs50ms4v25-iii 存储器各引脚的功能说明如下：
vcc：+3.3v电源输入端。滤波的旁路电容应尽可能靠近电源引脚， 并直接连接到地；
vss：接地引脚；
#ce0/#ce1/#ce2/#ce3：片选信号，低电平有效时选中该片；
cle： 命令锁存，高电平有效；
ale：地址锁存，高电平有效；
#we：写信号，低电平有效，数据有效发生在相应地址有效之后的两个周期；
#re：读信号，低电平有效。
dq0~dq7：数据输入/输出脚，地址输入输出脚；
#wp： 写保护。
2.3 vdnf64g08rs50ms4v25-iii的功能操作
表1 器件功能真值表
注：“h”代表高电平，“l”代表低电平，“x”代表可以是任何状态
3. vdnf64g08rs50ms4v25-iii的电特性
vdnf64g08rs50ms4v25-iii电特性见表2：
表2：产品电特性
表3：ac特性
4. vdnf64g08rs50ms4v25-iii的测试方案
在本案例中，我们选用了teradyne公司的magnum ii测试系统对vdnf64g08rs50ms4v25-iii进行全面的性能和功能评价。该器件的测试思路为典型的数字电路测试方法，即存储阵列的读写功能测试及各项电特性参数测试。
4.1 magnum ii测试系统简介
magnum ii测试系统是上海teradyne公司生产的存储器自动测试机，它由主机和测试底架组成，每个测试底架包含5个网站装配板（site assembly board），每个装配板有128组测试通道，可用来连接dut（device under test）的管脚，5个装配板之间完全相互独立，故可以联合多个装配板测试管脚数更多的产品。除了与主机通信的装配板外，测试底架还包括系统电源供给、电源监控板、冷却风扇、以太网集线器和测试板锁定装置。使用magnum ii测试系统时，通过主机编程的方式配置各装配板，再由各装配板对dut进行一系列向量测试，最终在主机的ui界面打印出测试结果。
magnum ii测试系统有着强大的算法模块apg（algorithmic pattern generator），可生成各种检验程序，即测试pattern，如棋盘格测试程序，反棋盘格测试程序，全空间全1测试，全空间全0测试，读写累加数测试，读写随机数测试，对角线测试等，采用这些测试向量可以对器件进行较为全面的功能检测。
4.2 采用magnum ii测试系统的测试方案设计
1）硬件设计
按照magnum ii测试系统的测试通道配置规则，绘制vdnf64g08rs50ms4v25-iii的测试转接板，要对器件速率、工作电流、抗干扰等相关因素进行综合考量。
2）软件设计
考虑到使用该模块为器件提供需要施加激励信号的特殊性，我们采用了magnum ii系统的特殊编程语言和c++编程语言，在vc++环境中调试测试程序，来完成相应的控制操作。具体实施步骤如下：
a、按照magnum ii的标准编程方法，先完成对vdnf64g08rs50ms4v25-iii的pin assignments 定义，pin scramble定义，pin electronics，time sets等的设置。
b、确定sequence table execution order，编辑每一组测试项，即test block， test block 里面需要包含pin electronics，time sets，funtest（）函数，funtest（）函数中就会使用到pattern。
c、编辑pattern使用的是magnum ii测试系统的特殊编程语言，运用apg中各模块的功能编辑所需要的算法指令，编译生成object code。
4.3 vdnf64g08rs50ms4v25-iii的功能测试
针对nand flash等存储单元阵列的各类故障模型，如阵列中一个或多个单元的一位或多位固定为0或固定为1故障（stuck at 0 or 1 fault）、阵列中一个或多个单元固定开路故障（stuck open fault）、状态转换故障（transition fault）、数据保持故障（data maintaining fault）、状态耦合故障（coupling fault）等，有相应的多种算法用于对各种故障类型加以测试，本文采用，全0、全1，棋盘格、反棋盘格，累加，随机数的测试算法。
1）apg简介
apg即为algorithmic pattern generator（算法模式生成器）模块的简称，它其实就是一个简单的电脑，用特殊的编程语言和编译器生成目标代码供测试系统使用，apg主要由两个地址生成器（xalu和yalu）、一个数据生成器（data generator）、一个时钟选择信号生成器（chip select）组成。
一组地址生成器最多可编辑24位地址长度，结合两个地址生成器可产生一系列的地址算法，如单个地址的递增（increment）、递减（decrement）、输出全为1（all 1s）、输出全为0（zeros）等操作，两个地址的关联操作有相加（add）、相减（subtract）、或运算（or）、与运算（and）、异或（xor）运算等，运用这些地址算法可以非常灵活地寻址到器件的任一一个存储单元，以满足各种测试需求。
数据生成器最多可编辑36位数据长度，其功能除了有相加（add）、相减（subtract）、或运算（or）、与运算（and）、异或（xor）运算等以外，还可以与地址生成的背景函数（bckfen）配合使用，以生成需要的数据，如当地址为奇数是生成0x55的数据，当地址为偶数时生成0xaa的数据等等。
时钟信号生成器最多可编辑18个片选通道，并且可产生4种不同的波形，即脉冲有效，脉冲无效，电平有效，电平无效。
除以上四个模块外，apg还包括管脚定义模块（pinfunc），计数器（count），apg控制器（mar）等，使用magnum ii特殊的编程语言并运用这些模块的功能编辑出所需要的算法指令，便可以对器件进行功能测试。
4.4 vdnf64g08rs50ms4v25-iii的电性能测试
针对nand flash类存储器件，其电性测试内容主要有管脚连通性测试（continuity）、管脚漏电流测试（leakage），电源管脚静态电流测试（icc1/ icc2）、电源管脚动态电流测试（icc3）、输出高/低电平测试（voh/vol），时序参数测试（tacc、toe、tce）。
1） pmu简介
pmu即为parametric measurement unit，可以将其想像为一个电压表，它可以连接到任一个器件管脚上，并通过force电流去测量电压或force电压去测量电流来完成参数测量工作。当pmu设置为force 电流模式时，在电流上升或下降时，一旦达到系统规定的值，pmu buffer就开始工作，即可输出通过force电流测得的电压值。同理，当pmu设置为force 电压模式时， pmu buffer会驱动一个电平，这时便可测得相应的电流值。nand flash 器件的管脚连通性测试（continuity）、漏电流测试（leakage）、voh/vol测试均采用这样的方法进行。
2） 静态电流测试（（icc1/ icc2）、动态电流测试（icc3）、时序参数测试（tacc、toe）。
静态电流测试不需要测试pattern，而动态电流测试需要测试pattern，使用的电流抓取函数分别是test_supply（）和ac_test_supply（），需要注意的是测试静态电流时器件的片选控制信号需置成vcc状态，测试动态电流时负载电流（ioh/iol）需设为0ma。
对时序参数进行测试时， pattern测试是必不可少的。采用逐次逼近法进行，可以固定控制信号的时序，改变data strobe的时序来捉取第一次数据输出的时间；也可以固定data strobe的时序，改变控制信号的第一次有效沿的时间，与data strobe的时序做差运算即可得到器件的最快反应时间。
5G时代下语音通话技术将迎来全面商用
RISC和CISC的区别 ARM架构简述
基于JavaCAD架构的安全性与IP保护研究
2015第七届中国（深圳）国际物联网与智慧中国博览会
TP4323移动电源芯片概述及特点
基于magnum 2测试机的NAND FLASH的测试解决方案分析
什么是Decred币
捷领发布最新款散热片“GLINT ARGB M.2 SSD Cooler”
洲明集团与浪潮合作布局超高清视频产业
增强型MOS管的结构介绍
基于PSoC芯片的粗轧机组扭矩在线监测系统的设计与实现
2017年最受期待的五款手机 iPhone 8排第一，华为p10居第二，你期待吗？
5G工业相机，让机器变身“超级工人”
深度传感器Structure可以让AR/VR头显更轻松的具备SLAM功能
罗姆展出沟道型SiC制SBD和MOSFET
基于CTF25无级变速器的驻车机构设计
工业物联网刮来购并风，技术夺取这么豪放？
瑞萨电子推出三款全新15Mbps光电耦合器 解决自动化设备的恶劣环境问题
奥迪的这场动力革命已经不容忽视
雷达芯片组传感器和信号处理器
1. 引言
nand flash是一种廉价、快速、高存储密度、大容量的非易失性存储器，广泛应用在需要存储大量数据的场合。由于其块擦除、页编程比较快和容量比较大。nand flash通常会伴随坏块，所以出产时会有坏块标记，这些坏块通常不使用，而没有标记成坏块的可正常使用。在使用过程中，由于环境和使用年限等因素的影响，通常会出现坏块增长，这些坏块的出现会导致系统出现故障。所有通常在使用前可进行测试，以找出增长的坏块，本文章介绍了一种基于magnum ii 测试机的nand flash的测试方法。
2. vdnf64g08rs50ms4v25-iii模块介绍
2.1 vdnf64g08rs50ms4v25-iii的结构
vdnf64g08rs50ms4v25-iii nand flash存储器采用叠层型立体封装工艺进行封装，内部采用4片相同型号的塑封芯片（型号：mt29f16g08ababawp-aitx:b，温度等级：工业级-40～85℃，版本号：1612 wp 29f8g08ababa aitx b 1-2 ，生产厂家：镁光），分八层进行叠装，每层一个芯片。模块的重量约为6.7±0.5克。其主要特性如下：
总容量：64g bit；
工作电压：3.3v（典型值），2.7~ 3.6v（范围值）；
数据宽度：8位；
页大小：（4k+224）byte；
块大小：128页=（512k+28k） byte；
片选块容量：2048块；
页读操作
—读时间：25us（最大） ；
—串行读取时间：25ns（最小） ；
快速写周期时间
—页编程时间：230us（典型） ；
—块擦除时间：0.7ms（典型）。
图1 vdnf64g08rs50ms4v25-iii原理框图
图2 vdnf64g08rs50ms4v25-iii存储器基片内部结构框图
2.2 vdnf64g08rs50ms4v25-iii的引脚说明
vdnf64g08rs50ms4v25-iii存储器采用的是sop封装工艺，整块芯片表面镀金，这样可以大幅度增强了芯片的抗干扰和抗辐射的能力，有利于该芯片能应用于航空航天等恶劣的环境。
vdnf64g08rs50ms4v25-iii 存储器各引脚的功能说明如下：
vcc：+3.3v电源输入端。滤波的旁路电容应尽可能靠近电源引脚， 并直接连接到地；
vss：接地引脚；
#ce0/#ce1/#ce2/#ce3：片选信号，低电平有效时选中该片；
cle： 命令锁存，高电平有效；
ale：地址锁存，高电平有效；
#we：写信号，低电平有效，数据有效发生在相应地址有效之后的两个周期；
#re：读信号，低电平有效。
dq0~dq7：数据输入/输出脚，地址输入输出脚；
#wp： 写保护。
2.3 vdnf64g08rs50ms4v25-iii的功能操作
表1 器件功能真值表
注：“h”代表高电平，“l”代表低电平，“x”代表可以是任何状态
3. vdnf64g08rs50ms4v25-iii的电特性
vdnf64g08rs50ms4v25-iii电特性见表2：
表2：产品电特性
表3：ac特性
4. vdnf64g08rs50ms4v25-iii的测试方案
在本案例中，我们选用了teradyne公司的magnum ii测试系统对vdnf64g08rs50ms4v25-iii进行全面的性能和功能评价。该器件的测试思路为典型的数字电路测试方法，即存储阵列的读写功能测试及各项电特性参数测试。
4.1 magnum ii测试系统简介
magnum ii测试系统是上海teradyne公司生产的存储器自动测试机，它由主机和测试底架组成，每个测试底架包含5个网站装配板（site assembly board），每个装配板有128组测试通道，可用来连接dut（device under test）的管脚，5个装配板之间完全相互独立，故可以联合多个装配板测试管脚数更多的产品。除了与主机通信的装配板外，测试底架还包括系统电源供给、电源监控板、冷却风扇、以太网集线器和测试板锁定装置。使用magnum ii测试系统时，通过主机编程的方式配置各装配板，再由各装配板对dut进行一系列向量测试，最终在主机的ui界面打印出测试结果。
magnum ii测试系统有着强大的算法模块apg（algorithmic pattern generator），可生成各种检验程序，即测试pattern，如棋盘格测试程序，反棋盘格测试程序，全空间全1测试，全空间全0测试，读写累加数测试，读写随机数测试，对角线测试等，采用这些测试向量可以对器件进行较为全面的功能检测。
4.2 采用magnum ii测试系统的测试方案设计
1）硬件设计
按照magnum ii测试系统的测试通道配置规则，绘制vdnf64g08rs50ms4v25-iii的测试转接板，要对器件速率、工作电流、抗干扰等相关因素进行综合考量。
2）软件设计
考虑到使用该模块为器件提供需要施加激励信号的特殊性，我们采用了magnum ii系统的特殊编程语言和c++编程语言，在vc++环境中调试测试程序，来完成相应的控制操作。具体实施步骤如下：
a、按照magnum ii的标准编程方法，先完成对vdnf64g08rs50ms4v25-iii的pin assignments 定义，pin scramble定义，pin electronics，time sets等的设置。
b、确定sequence table execution order，编辑每一组测试项，即test block， test block 里面需要包含pin electronics，time sets，funtest（）函数，funtest（）函数中就会使用到pattern。
c、编辑pattern使用的是magnum ii测试系统的特殊编程语言，运用apg中各模块的功能编辑所需要的算法指令，编译生成object code。
4.3 vdnf64g08rs50ms4v25-iii的功能测试
针对nand flash等存储单元阵列的各类故障模型，如阵列中一个或多个单元的一位或多位固定为0或固定为1故障（stuck at 0 or 1 fault）、阵列中一个或多个单元固定开路故障（stuck open fault）、状态转换故障（transition fault）、数据保持故障（data maintaining fault）、状态耦合故障（coupling fault）等，有相应的多种算法用于对各种故障类型加以测试，本文采用，全0、全1，棋盘格、反棋盘格，累加，随机数的测试算法。
1）apg简介
apg即为algorithmic pattern generator（算法模式生成器）模块的简称，它其实就是一个简单的电脑，用特殊的编程语言和编译器生成目标代码供测试系统使用，apg主要由两个地址生成器（xalu和yalu）、一个数据生成器（data generator）、一个时钟选择信号生成器（chip select）组成。
一组地址生成器最多可编辑24位地址长度，结合两个地址生成器可产生一系列的地址算法，如单个地址的递增（increment）、递减（decrement）、输出全为1（all 1s）、输出全为0（zeros）等操作，两个地址的关联操作有相加（add）、相减（subtract）、或运算（or）、与运算（and）、异或（xor）运算等，运用这些地址算法可以非常灵活地寻址到器件的任一一个存储单元，以满足各种测试需求。
数据生成器最多可编辑36位数据长度，其功能除了有相加（add）、相减（subtract）、或运算（or）、与运算（and）、异或（xor）运算等以外，还可以与地址生成的背景函数（bckfen）配合使用，以生成需要的数据，如当地址为奇数是生成0x55的数据，当地址为偶数时生成0xaa的数据等等。
时钟信号生成器最多可编辑18个片选通道，并且可产生4种不同的波形，即脉冲有效，脉冲无效，电平有效，电平无效。
除以上四个模块外，apg还包括管脚定义模块（pinfunc），计数器（count），apg控制器（mar）等，使用magnum ii特殊的编程语言并运用这些模块的功能编辑出所需要的算法指令，便可以对器件进行功能测试。
4.4 vdnf64g08rs50ms4v25-iii的电性能测试
针对nand flash类存储器件，其电性测试内容主要有管脚连通性测试（continuity）、管脚漏电流测试（leakage），电源管脚静态电流测试（icc1/ icc2）、电源管脚动态电流测试（icc3）、输出高/低电平测试（voh/vol），时序参数测试（tacc、toe、tce）。
1） pmu简介
pmu即为parametric measurement unit，可以将其想像为一个电压表，它可以连接到任一个器件管脚上，并通过force电流去测量电压或force电压去测量电流来完成参数测量工作。当pmu设置为force 电流模式时，在电流上升或下降时，一旦达到系统规定的值，pmu buffer就开始工作，即可输出通过force电流测得的电压值。同理，当pmu设置为force 电压模式时， pmu buffer会驱动一个电平，这时便可测得相应的电流值。nand flash 器件的管脚连通性测试（continuity）、漏电流测试（leakage）、voh/vol测试均采用这样的方法进行。
2） 静态电流测试（（icc1/ icc2）、动态电流测试（icc3）、时序参数测试（tacc、toe）。
静态电流测试不需要测试pattern，而动态电流测试需要测试pattern，使用的电流抓取函数分别是test_supply（）和ac_test_supply（），需要注意的是测试静态电流时器件的片选控制信号需置成vcc状态，测试动态电流时负载电流（ioh/iol）需设为0ma。
对时序参数进行测试时， pattern测试是必不可少的。采用逐次逼近法进行，可以固定控制信号的时序，改变data strobe的时序来捉取第一次数据输出的时间；也可以固定data strobe的时序，改变控制信号的第一次有效沿的时间，与data strobe的时序做差运算即可得到器件的最快反应时间。
5G时代下语音通话技术将迎来全面商用
RISC和CISC的区别 ARM架构简述
基于JavaCAD架构的安全性与IP保护研究
2015第七届中国（深圳）国际物联网与智慧中国博览会
TP4323移动电源芯片概述及特点
基于magnum 2测试机的NAND FLASH的测试解决方案分析
什么是Decred币
捷领发布最新款散热片“GLINT ARGB M.2 SSD Cooler”
洲明集团与浪潮合作布局超高清视频产业
增强型MOS管的结构介绍
基于PSoC芯片的粗轧机组扭矩在线监测系统的设计与实现
2017年最受期待的五款手机 iPhone 8排第一，华为p10居第二，你期待吗？
5G工业相机，让机器变身“超级工人”
深度传感器Structure可以让AR/VR头显更轻松的具备SLAM功能
罗姆展出沟道型SiC制SBD和MOSFET
基于CTF25无级变速器的驻车机构设计
工业物联网刮来购并风，技术夺取这么豪放？
瑞萨电子推出三款全新15Mbps光电耦合器 解决自动化设备的恶劣环境问题
奥迪的这场动力革命已经不容忽视
雷达芯片组传感器和信号处理器