芯片后仿之SDF 3.0解析
sdf文件是在vcs/nc-verilog后仿真运行时将std/io/macro门级verilog中specify的延迟信息替换为qrc/star-rc抽取的实际物理延时信息，所以如果sdf文件的条件信息在verilog的specify中没有的话，就会报sdfcom_inf的warning，意思是iopath not found。
本文解析sdf的header section信息、cell entries信息，尤其重点讲解cell entries的delay entries信息。
下文先讲sdf文件的第一部分header section
sdf version entry，包括1.0、2.1、3.0，sdf3.0是1995年release。
design name entry，设计顶层名
date entry，sdf生成日期，pt或tempus产生
vendor entry，vendor信息，如下图
program version entry
hierarchy divider entry
voltage entry，sdf3.0官方解释如下
process entry，sdf3.0官方解释如下
temperature entry，sdf3.0官方解释如下
timescale entry，sdf3.0官方解释如下
下文继续讲解sdf文件的第二部分cell entries：
完整的delay entries信息格式如下：
pathpulse
pathpulsepercent
absolute delays
increment delays
1. pathpulse 举例说明：
当从i1到o1输出的低电平脉冲小于13ns时，该低电平脉冲直接被忽略；
当从i1到o1输出的低电平脉冲介于13ns~21ns时，输出为x态；
当从i1到o1输出的低电平脉冲大于21ns时，正常输出低电平；
2. pathpulsepercent 本质上和pathpulse是一回事，只不过是按照path延时比例来计算什么时候丢弃输入脉冲宽度不足的信号(pulse rejection limit)，什么时候将输入脉冲宽度不足的信号显示为x态(x limit)。比如：
以上图为例，the high-to-low delay is 37, 因此，the pulse
rejection limit is 25% of 37 and the x limit is 35% of 37. 3. absolute delays absolute delays中的物理延时数据就是用来替换verilog specify中的延时数据的。
4. increment delays
用来叠加在verilog specify中的延时数据上的，increment delays是存在负数的情况的，叠加后的延时若是负数的话，某些eda工具可能不支持或直接强制延时为0。
专访君正冼永辉：功耗仍是可穿戴设备最大阻碍，解决它就能赢得市场
采用两只N沟道和两只P沟道场效应管的全桥驱动电路
MOS管的知识，看这一篇就可以了
学习FPGA 首先要知道哪些
手机电脑快速充电的新鲜花样
芯片后仿之SDF 3.0解析
Spring Boot实现接口幂等性的4种方案
浅析激光照明车灯应用现状与未来
全新NVIDIA Omniverse ACE加速虚拟形象开发工作
OpenHarmony安全委员会成立 开启社区安全治理新篇章
国内首例基于Autosar的电机控制器原型机面世
移动电源什么牌子好，移动电源排行榜测评
Strategy Analytics：缺乏高端蜂窝芯片产品，
拆解声控和无线通信最牛的防水智能音箱Megablast
C语言开源项目集锦
iPhone 11成中国最畅销的智能手机，国内手机厂商该如何反击？
赛普拉斯携手艾睿电子推出物联网开发平台，为各类应用带来世界一流的无线连接
三星确认S8标配UFS2.1,用户：也不如华为emmc优化好
为什么你的电源纹波那么大？
太阳能光伏电缆TUV认证
本文解析sdf的header section信息、cell entries信息，尤其重点讲解cell entries的delay entries信息。
下文先讲sdf文件的第一部分header section
sdf version entry，包括1.0、2.1、3.0，sdf3.0是1995年release。
design name entry，设计顶层名
date entry，sdf生成日期，pt或tempus产生
vendor entry，vendor信息，如下图
program version entry
hierarchy divider entry
voltage entry，sdf3.0官方解释如下
process entry，sdf3.0官方解释如下
temperature entry，sdf3.0官方解释如下
timescale entry，sdf3.0官方解释如下
下文继续讲解sdf文件的第二部分cell entries：
完整的delay entries信息格式如下：
pathpulse
pathpulsepercent
absolute delays
increment delays
1. pathpulse 举例说明：
当从i1到o1输出的低电平脉冲小于13ns时，该低电平脉冲直接被忽略；
当从i1到o1输出的低电平脉冲介于13ns~21ns时，输出为x态；
当从i1到o1输出的低电平脉冲大于21ns时，正常输出低电平；
2. pathpulsepercent 本质上和pathpulse是一回事，只不过是按照path延时比例来计算什么时候丢弃输入脉冲宽度不足的信号(pulse rejection limit)，什么时候将输入脉冲宽度不足的信号显示为x态(x limit)。比如：
以上图为例，the high-to-low delay is 37, 因此，the pulse
rejection limit is 25% of 37 and the x limit is 35% of 37. 3. absolute delays absolute delays中的物理延时数据就是用来替换verilog specify中的延时数据的。
4. increment delays
用来叠加在verilog specify中的延时数据上的，increment delays是存在负数的情况的，叠加后的延时若是负数的话，某些eda工具可能不支持或直接强制延时为0。
专访君正冼永辉：功耗仍是可穿戴设备最大阻碍，解决它就能赢得市场
采用两只N沟道和两只P沟道场效应管的全桥驱动电路
MOS管的知识，看这一篇就可以了
学习FPGA 首先要知道哪些
手机电脑快速充电的新鲜花样
芯片后仿之SDF 3.0解析
Spring Boot实现接口幂等性的4种方案
浅析激光照明车灯应用现状与未来
全新NVIDIA Omniverse ACE加速虚拟形象开发工作
OpenHarmony安全委员会成立 开启社区安全治理新篇章
国内首例基于Autosar的电机控制器原型机面世
移动电源什么牌子好，移动电源排行榜测评
Strategy Analytics：缺乏高端蜂窝芯片产品，
拆解声控和无线通信最牛的防水智能音箱Megablast
C语言开源项目集锦
iPhone 11成中国最畅销的智能手机，国内手机厂商该如何反击？
赛普拉斯携手艾睿电子推出物联网开发平台，为各类应用带来世界一流的无线连接
三星确认S8标配UFS2.1,用户：也不如华为emmc优化好
为什么你的电源纹波那么大？
太阳能光伏电缆TUV认证