如何使用3DIC Compiler实现芯片堆叠设计

前言
先进封装从mcm发展到2.5d/3d堆叠封装，目前发展最快的制造商是tsmc。tsmc从foundry端延伸入2.5d/3d先进封装，称为3d fabric。近十年来tsmc的2.5d先进封装技术经历了5代更新，硅载板的面积已经达到3倍光罩尺寸，最新技术可以集成8个hbm，支持edtc，同时改进了tsv和tim材料，以及厚铜互连，对于3d堆叠的pi、si、thermal和stress等方面都有了很好的的改善。与此同时nvidia的a100单芯片面积为826mm2，逼近光罩尺寸极限，而大芯片面临低良率、成本增加的问题，这直接导致了chiplet技术成为炙手可热的话题。tsmc在soic的未来十年的计划中描述每两个相邻工艺节点的bump pitch缩小70% ，从而达到每工艺节点2倍带宽密度的扩展，以及eep(energy efficiency performance)提升。
3d堆叠的设计流程
3dic先进封装之前并没有统一的eda设计流程和设计平台，fabless只能通过使用传统的脱节的点工具链和流程来进行3dic的设计。由于数据切换的不连贯性和不一致性，以及不同点工具间的设计环境的改变，这些都对3dic先进封装的设计收敛带来巨大的挑战。芯和半导体为了应对这些挑战，提出了自主可控的3dic先进封装设计和仿真平台。其中3d ic compiler(以下简称“3dicc”)作为设计平台，涵盖hbm堆叠、异构逻辑芯片堆叠以及logic芯片上的memory堆叠流程，涉及tsv互连、basic logic die、中介层、局部硅桥等信息定义。3dicc堆叠设计流程主要包含如下七个步骤：
prepare design library
create die designs
create floorplan/bumps/tsvs
routing tsvs to backside bumps
create top-level design
assign nets, bumps, and tsvs
perform 3d check
1.设计文件导入(dram ndm创建)
首先将3dic设计所需的tf，ref_libs,csv等文件设置到tcl脚本中，创建所需ndm 数据。
图1. 设置package int bdie tdie dram 的高度宽度,
block的创建，blockage的创建
图2. create pg mesh设计定义，pg_mesh_pattern定义，
options设置，create pg bump via array设置
图3. dram 2d视图
2. die_stack interposer package
以及top的创建类似dram设置
die_stack包含base_die 和 top_die。
图4. base_die.ndm
图5. top_die.ndm
interposer 和package top 的ndm类似以上操作思路
3. base_inst_pg和interposer_pg
连接的设置
下面介绍下电源线连接的设置，在3dic_shell中打开base 和interposerdie database，接着连接dram和base die的电源。
图6. connect_base_inst_pg的设置
图7. connect_interposer_pg的设置
4.create_interposer_c4bump的创建
下图是设置interposer中c4的创建的定义，包含name，lib_cell ，pattern，delta，origin 在3dic_shell窗口下打开interposer database进行操作。
图8. create_interposer_c4bump的设置定义
5.create_pg_routes的创建
在3dic_shell中输入脚本中的设置。
图9. pg_routes的设置界面
图10. interposer 2d视图界面
6.mirror_bump_to_package
在3dic_shell里面打开之前创建的top. ndm, mirror_bump 从interposer to ncpackage。
图11. mirror bump
7. commit_upf_connect_top_pg
在3dic_shell里面打开之前所建立的ndm database，比如：interposer.ndm、dram.ndm、base_die.ndm、top_die.ndm、ncpackage.ndm;读入各自的upf文件，再连接各自的电源;创建top-level vdd/vss ports and connect to interposer/die/package;创建 upf for the top-level。
图12. upf的power连接
8.整体3d堆叠设计2d和3d效果示例图
在3dic中设计的二维设计和三维立体视图的对比。
图13. 2d和3d堆叠设计界面
总结本文介绍了使用3dicc工具进行芯片堆叠设计的步骤。3dicc设计平台覆盖从架构规划、设计创建、设计实现到分析验证等全流程。能够支持多芯片系统集成，工作环境灵活高效，自动化布线支持。