Vivado 202x-Versal时钟校准去歪斜的时序问题

在 vivado 2021.1 和 2021.1.1 中，默认启用该功能。
在 vivado 2021.2 和 2021.2.1 中，默认禁用该功能。
如果您当前使用“时钟校准去歪斜”，那么时序所含的偏差结果是不正确的。
解决方案：
vivado 2021.1 和 2021.1.1 使用“时钟校准去歪斜”，因此您需要应用此处随附的补丁。
使用“时钟校准去歪斜”时，在 vivado 中会显示下列消息以指明是否启用该功能特性。
info: [constraints 18-5720] the default gclk deskew mode is calibrated.
应用随附补丁后，需重新实现设计，您可检查 vivado log 日志以验证是否已应用该补丁。
vivado 2021.2.x 默认禁用该功能特性，因此不受影响。
vivado 版本时钟校准去歪斜默认设置
2020.3 及先前版本关闭
2021.1 和 2021.1.1 开启 *需补丁
2021.2 和 2021.2.1 关闭
2022.1 根据指定的器件和速度文件（请参阅下表），无需安装补丁（请参阅 vivado 2022.1 - versal 时钟校准去歪斜的时序问题）
2022.2 根据指定的器件和速度文件（请参阅下表），无需安装补丁（请参阅 000034546 - vivado 2022.2 - versal 时钟校准去歪斜的时序问题）
2022.2.2 根据指定的器件和速度文件（请参阅下表），无需安装补丁（请参阅 vivado 2022.2.2 - versal 时钟校准去歪斜的时序问题）
注释：本答复记录随附的策略补丁还提供了适用于下列问题的补丁。此处提供了单个通用补丁以便于您使用。
vivado 2021.1.x 和更低版本中的“时钟管理器”上的“去歪斜检相器”（即，使用 clkin_deskew 和 clkfb_deskew 管脚）可能导致 vivado 时序报告中出现错误的时序。
[1] 由于 cpm4 会将 dpll 与去歪斜检相器搭配使用，因此会受此问题影响，请参阅 76947 - 适用于 pci express 的 versal acap cpm 模式 (vivado 2021.1) - 启用 cpm4 到 pl 接口的设计中可能存在时序问题
[2] 如果 mmcm 使用 clkin_deskew 管脚或 clkfb_deskew 管脚，则可能会受此问题影响，请参阅 76908 - vivado 2021.1 vivado versal 时钟设置：mmcm 和 dpll 的去歪斜逻辑时序错误