74hc138译码器是什么，译码器的原理功能分析
大家都知道74hc138是一个译码器，那么什么是译码器，74hc138又有怎样的功能呢？本文将主要介绍的是关于74hc138的的原理功能解析，帮助你更深的了解74hc138元器件。
译码器 译码器简介
码器（decoder）是一类多输入多输出组合逻辑电路器件，其可以分为：变量译码和显示译码两类。变量译码器一般是一种较少输入变为较多输出的器件，常见的有n线-2^n线译码和8421bcd码译码两类；显示译码器用来将二进制数转换成对应的七段码，一般其可分为驱动led和驱动lcd两类。
译码器分类
译码器的种类很多，但它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。
二进制码译码器，也称最小项译码器，n中取一译码器，最小项译码器一般是将二进制码译为十进制码；
代码转换译码器，是从一种编码转换为另一种编码；
显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。
74hc138 74hc138是一款高速cmos器件，74hc138引脚兼容低功耗肖特基ttl（lsttl）系列。74hc138译码器可接受3位二进制加权地址输入（a0, a1和a2），并当使能时，提供8个互斥的低有效输出（y0至y7）。
74hc138特有3个使能输入端：两个低有效（e1和e2）和一个高有效（e3）。除非e1和e2置低且e3置高，否则74hc138将保持所有输出为高。
74hc138是高速硅栅cmos解码器，适合内存地址解码或数据路由应用。74hc138 作用原理于高性能的存贮译码或要求传输延迟时间短的数据传输系统,在 高性能存贮器系统中,用这种译码器可以提高译码系统的效率。将快速赋能电路用于高速存贮器时,译码器的延迟时间和存贮器的赋能时间通常小于存贮器的典型存取时间,这就是说由肖特基钳位的系统译码器所引起的有效系统延迟可以忽略不计。hc138 按照三位二进制输入码和赋能输入条件,从8 个输出端中译出一个 低电平输出。两个低电平有效的赋能输入端和一个高电平有效的赋能输入端减少了扩展所需要的外接门或倒相器,扩展成24 线译码器不需外接门;扩展成32 线译码器,只需要接一个外接倒相器。在解调器应用中,赋能输入端可用作数据输入端。
74hc138的功能 74hc138译码器可接受3位二进制加权地址输入（a0, a1和a2），并当使能时，提供8个互斥的低有效输出（y0至y7）。74hc138特有3个使能输入端：两个低有效（e1和e2）和一个高有效（e3）。除非e1和e2置低且e3置高，否则74hc138将保持所有输出为高。利用这种复合使能特性，仅需4片74hc138芯片和1个反相器，即可轻松实现并行扩展，组合成为一个1-32（5线到32线）译码器。任选一个低有效使能输入端作为数据输入，而把其余的使能输入端作为选通端，则74hc138亦可充当一个8输出多路分配器，未使用的使能输入端必须保持绑定在各自合适的高有效或低有效状态。
74hc138原理图
以上便是138译码器的原理图。其中，在芯片第4、5引脚处，标识符g2a和g2b上面有一横杠，这个意思是代表此端口输出低电平有效（可见，4、5引脚连接的是gnd），而第6引脚连接的vcc。
74hc138译码器可接受3位二进制加权地址输入（a，b和c），并当使能时，提供8个互斥的低有效输出（y0~y7）。74hc138特有3个使能输入端：两个低电平有效（g2a、g2b）和一个高有效（g1）。除非g2a和g2b置低且g1置高，否则74hc138将保持所有输出为高。
其真值表如下所示（可通过芯片手册进行查阅）：
74hc138真值表
如图表下的注解所示：h—高电平，l—低电平，x—任意电平，g2（—）是代表g1a和g2b之和（其实看原理图便知，g2a和g2b是一起控制的）。
通过真值表，我们知道正确的控制方式为，g1给高电平，g2给低电平。于是，通过控制abc三者输入的值（二进制），控制y0-y7的输出值（二进制）。
例如，abc = 000，y0-y7 = 0111 1111 ； abc = 101，y0~y7 = 1111 1011。
有一点请注意：
前面说到，138译码器是提供8个互斥（y0-y7，8个脚互不影响）的低电平输出，但是输出来除了被abc地址选中的那一个，其他的都是1，这是因为芯片内部的每个输出端口前，都接有一个与非门，于是输出端电平反相了。
下面附上74hc138译码器的逻辑图：
在每一个输出端口前面，可以看到都存在一个与非门电路（简单的数电知识），我们可以在逻辑图中对abc赋值，再去查看y0~y7的输出，再与真值表核对一下。
到此为止，可能已经能看出来，138译码器的功能之一了：如原理图所示，使得p2.5p2.6p2.7三个引脚，控制了8个输出！但是大家会问到，每次输出都会是7个高电平，1个低电平。
74hc138的应用 一般在单片机电路中，为了掌握更多的器件，就要运用一些核心的数字芯片，这种数字芯片由复杂的输出逻辑来掌握输入逻辑，比方 74hc138这个三八译码器，图 3-15 是 74hc138 在我们道理图上的一个使用。
74hc138应用原理图
从这个名字来剖析，三八译码器，就是把 3 种输出形态翻译成 8 种输入形态。从图 3-15所能看出来的，74hc138 有 1～6 一共是 6 个输出引脚，然则个中 4、5、6 这三个引脚是使能引脚。使能引脚和我们前边讲 74hc245 的 oe 引脚是一样的，这三个引脚假如不契合规则的输出请求，y0 到 y7 不论你输出的 1、2、3 引脚是什么电平形态，老是高电平。所以我们要想让这个 74hc138 正常任务，enled 谁人输出地位必需输出低电平，addr3 地位必需输出高电平，这两个地位多是使能掌握端口。不晓得人人能否记得我们第二课的程序有这么两句 enled = 0；addr3 = 1；就是掌握使这个 74hc138 使能的。
这类逻辑芯片，大多多是有使能引脚的，使能契合请求了，那下面就要研讨掌握逻辑了。关于数字器件的引脚，假如一个引脚输出的时分，有 0 和 1 两种形态；关于两个引脚输出的时分，就会有 00、01、10、11 这四种形态了，那么关于 3 个输出的时分，就会呈现 8 种形态了，人人可以看下边的这个真值表——图 3-16，个中输出是 a2、a1、a0 的次序，输入是从y0、y1.。..。.y7 的次序。
74hc138在任一输出形态下，只要一个输入引脚是低电平，其他的引脚多是高电平。在后面的电路中我们曾经看到，8 个 led 小灯的总开关三极管 q16 基极的掌握端是leds6，也就是 y6 输入一个低电平的时分，可以守旧三极管 q16，从右侧的愿望输入的后果，我们可以推导出我们的 a2、a1、a0 的输出形态应当是 110，如下图：
那么我们再全体捋一遍点亮 led 小灯的进程，起首看 74hc138，我们要让 leds6 为低电平才干导通三极管 q16，所以 enled = 0;addr3 = 1;包管 74hc138 使能。然后 addr2 =1; addr1 = 1; addr0 = 0;如许包管了三极管 q16 这个开关守旧，5v 电源加到 led 上。
而 74hc245 左侧是经过 p0 口掌握，我们让 p0.0 引脚等于 0，就是 db_0 等于 0，而右侧 db0 等于 db_0 的形态，也是 0，那么如许在这一排共 8 个 led 小灯傍边，只要最右侧的小灯和 5v 之间有压差，有压差就会有电流畅过，有电流畅过我们的 led2 就会发光了。
结语 关于74hc138的介绍就到这了，在本文中我们共同探讨的译码器以及74hc138的介绍、原理功能分析，希望通过本文能让你对74hc138有更好的认知，如有不足之处欢迎指正。
人工智能要开始反攻？
汽车线束的加工工艺及检查
李彦宏/周鸿祎/丁磊纷纷表态，大佬们密集关注区块链，谨慎之下的萌动
Proteus教程第四讲：DS18B20温度测量
空调制冷剂加注的操作说明
74hc138译码器是什么，译码器的原理功能分析
嵌入式、单片机和PLC哪个前景好一些？
智能网联汽车什么时候才可以在我们生活中实现
基于混合集成电路的电化学腐蚀
大唐移动TD-SCDMA终端综合测试仪 领军测试仪表
爱普特ATP32F1023H8S6案例合集分享
爱立信发布《2023年微波技术展望报告》： 微波技术革新满足5G无线回传增长需求
一位IT工程师的人生之路
锤子T3还是坚果Pro2？罗永浩再次爆发锤子新机即将发布，骁龙835+索尼双摄
基于LEACH协议的数据融合策略及实验仿真研究
是德科技推出业内首款端到端 5G NR 信道仿真解决方案
HomePod mini将是苹果打造智能家居扬声器的秘密武器?
怎样的电缆护套才算合格，不合格电缆护套的危害
嵌入式开发中软件架构存在的意义
人工智能和人类智能的区别是什么
译码器 译码器简介
码器（decoder）是一类多输入多输出组合逻辑电路器件，其可以分为：变量译码和显示译码两类。变量译码器一般是一种较少输入变为较多输出的器件，常见的有n线-2^n线译码和8421bcd码译码两类；显示译码器用来将二进制数转换成对应的七段码，一般其可分为驱动led和驱动lcd两类。
译码器分类
译码器的种类很多，但它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。
二进制码译码器，也称最小项译码器，n中取一译码器，最小项译码器一般是将二进制码译为十进制码；
代码转换译码器，是从一种编码转换为另一种编码；
显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。
74hc138 74hc138是一款高速cmos器件，74hc138引脚兼容低功耗肖特基ttl（lsttl）系列。74hc138译码器可接受3位二进制加权地址输入（a0, a1和a2），并当使能时，提供8个互斥的低有效输出（y0至y7）。
74hc138特有3个使能输入端：两个低有效（e1和e2）和一个高有效（e3）。除非e1和e2置低且e3置高，否则74hc138将保持所有输出为高。
74hc138是高速硅栅cmos解码器，适合内存地址解码或数据路由应用。74hc138 作用原理于高性能的存贮译码或要求传输延迟时间短的数据传输系统,在 高性能存贮器系统中,用这种译码器可以提高译码系统的效率。将快速赋能电路用于高速存贮器时,译码器的延迟时间和存贮器的赋能时间通常小于存贮器的典型存取时间,这就是说由肖特基钳位的系统译码器所引起的有效系统延迟可以忽略不计。hc138 按照三位二进制输入码和赋能输入条件,从8 个输出端中译出一个 低电平输出。两个低电平有效的赋能输入端和一个高电平有效的赋能输入端减少了扩展所需要的外接门或倒相器,扩展成24 线译码器不需外接门;扩展成32 线译码器,只需要接一个外接倒相器。在解调器应用中,赋能输入端可用作数据输入端。
74hc138的功能 74hc138译码器可接受3位二进制加权地址输入（a0, a1和a2），并当使能时，提供8个互斥的低有效输出（y0至y7）。74hc138特有3个使能输入端：两个低有效（e1和e2）和一个高有效（e3）。除非e1和e2置低且e3置高，否则74hc138将保持所有输出为高。利用这种复合使能特性，仅需4片74hc138芯片和1个反相器，即可轻松实现并行扩展，组合成为一个1-32（5线到32线）译码器。任选一个低有效使能输入端作为数据输入，而把其余的使能输入端作为选通端，则74hc138亦可充当一个8输出多路分配器，未使用的使能输入端必须保持绑定在各自合适的高有效或低有效状态。
74hc138原理图
以上便是138译码器的原理图。其中，在芯片第4、5引脚处，标识符g2a和g2b上面有一横杠，这个意思是代表此端口输出低电平有效（可见，4、5引脚连接的是gnd），而第6引脚连接的vcc。
74hc138译码器可接受3位二进制加权地址输入（a，b和c），并当使能时，提供8个互斥的低有效输出（y0~y7）。74hc138特有3个使能输入端：两个低电平有效（g2a、g2b）和一个高有效（g1）。除非g2a和g2b置低且g1置高，否则74hc138将保持所有输出为高。
其真值表如下所示（可通过芯片手册进行查阅）：
74hc138真值表
如图表下的注解所示：h—高电平，l—低电平，x—任意电平，g2（—）是代表g1a和g2b之和（其实看原理图便知，g2a和g2b是一起控制的）。
通过真值表，我们知道正确的控制方式为，g1给高电平，g2给低电平。于是，通过控制abc三者输入的值（二进制），控制y0-y7的输出值（二进制）。
例如，abc = 000，y0-y7 = 0111 1111 ； abc = 101，y0~y7 = 1111 1011。
有一点请注意：
前面说到，138译码器是提供8个互斥（y0-y7，8个脚互不影响）的低电平输出，但是输出来除了被abc地址选中的那一个，其他的都是1，这是因为芯片内部的每个输出端口前，都接有一个与非门，于是输出端电平反相了。
下面附上74hc138译码器的逻辑图：
在每一个输出端口前面，可以看到都存在一个与非门电路（简单的数电知识），我们可以在逻辑图中对abc赋值，再去查看y0~y7的输出，再与真值表核对一下。
到此为止，可能已经能看出来，138译码器的功能之一了：如原理图所示，使得p2.5p2.6p2.7三个引脚，控制了8个输出！但是大家会问到，每次输出都会是7个高电平，1个低电平。
74hc138的应用 一般在单片机电路中，为了掌握更多的器件，就要运用一些核心的数字芯片，这种数字芯片由复杂的输出逻辑来掌握输入逻辑，比方 74hc138这个三八译码器，图 3-15 是 74hc138 在我们道理图上的一个使用。
74hc138应用原理图
从这个名字来剖析，三八译码器，就是把 3 种输出形态翻译成 8 种输入形态。从图 3-15所能看出来的，74hc138 有 1～6 一共是 6 个输出引脚，然则个中 4、5、6 这三个引脚是使能引脚。使能引脚和我们前边讲 74hc245 的 oe 引脚是一样的，这三个引脚假如不契合规则的输出请求，y0 到 y7 不论你输出的 1、2、3 引脚是什么电平形态，老是高电平。所以我们要想让这个 74hc138 正常任务，enled 谁人输出地位必需输出低电平，addr3 地位必需输出高电平，这两个地位多是使能掌握端口。不晓得人人能否记得我们第二课的程序有这么两句 enled = 0；addr3 = 1；就是掌握使这个 74hc138 使能的。
这类逻辑芯片，大多多是有使能引脚的，使能契合请求了，那下面就要研讨掌握逻辑了。关于数字器件的引脚，假如一个引脚输出的时分，有 0 和 1 两种形态；关于两个引脚输出的时分，就会有 00、01、10、11 这四种形态了，那么关于 3 个输出的时分，就会呈现 8 种形态了，人人可以看下边的这个真值表——图 3-16，个中输出是 a2、a1、a0 的次序，输入是从y0、y1.。..。.y7 的次序。
74hc138在任一输出形态下，只要一个输入引脚是低电平，其他的引脚多是高电平。在后面的电路中我们曾经看到，8 个 led 小灯的总开关三极管 q16 基极的掌握端是leds6，也就是 y6 输入一个低电平的时分，可以守旧三极管 q16，从右侧的愿望输入的后果，我们可以推导出我们的 a2、a1、a0 的输出形态应当是 110，如下图：
那么我们再全体捋一遍点亮 led 小灯的进程，起首看 74hc138，我们要让 leds6 为低电平才干导通三极管 q16，所以 enled = 0;addr3 = 1;包管 74hc138 使能。然后 addr2 =1; addr1 = 1; addr0 = 0;如许包管了三极管 q16 这个开关守旧，5v 电源加到 led 上。
而 74hc245 左侧是经过 p0 口掌握，我们让 p0.0 引脚等于 0，就是 db_0 等于 0，而右侧 db0 等于 db_0 的形态，也是 0，那么如许在这一排共 8 个 led 小灯傍边，只要最右侧的小灯和 5v 之间有压差，有压差就会有电流畅过，有电流畅过我们的 led2 就会发光了。
结语 关于74hc138的介绍就到这了，在本文中我们共同探讨的译码器以及74hc138的介绍、原理功能分析，希望通过本文能让你对74hc138有更好的认知，如有不足之处欢迎指正。
人工智能要开始反攻？
汽车线束的加工工艺及检查
李彦宏/周鸿祎/丁磊纷纷表态，大佬们密集关注区块链，谨慎之下的萌动
Proteus教程第四讲：DS18B20温度测量
空调制冷剂加注的操作说明
74hc138译码器是什么，译码器的原理功能分析
嵌入式、单片机和PLC哪个前景好一些？
智能网联汽车什么时候才可以在我们生活中实现
基于混合集成电路的电化学腐蚀
大唐移动TD-SCDMA终端综合测试仪 领军测试仪表
爱普特ATP32F1023H8S6案例合集分享
爱立信发布《2023年微波技术展望报告》： 微波技术革新满足5G无线回传增长需求
一位IT工程师的人生之路
锤子T3还是坚果Pro2？罗永浩再次爆发锤子新机即将发布，骁龙835+索尼双摄
基于LEACH协议的数据融合策略及实验仿真研究
是德科技推出业内首款端到端 5G NR 信道仿真解决方案
HomePod mini将是苹果打造智能家居扬声器的秘密武器?
怎样的电缆护套才算合格，不合格电缆护套的危害
嵌入式开发中软件架构存在的意义
人工智能和人类智能的区别是什么