影响MOSFET性能的一些因素
在追求不断提高能效的过程中，mosfet的芯片和封装也在不断改进。尽管四十多年来我们对这种器件有了很多了解，但目前将它们有效地应用于电源产品依然面临挑战。根据具体应用建立fet性能模型并采用电子表格记录数据的经验丰富的设计人员，亦未能从熟悉的模型中获得满意的结果。
除了器件结构和加工工艺，mosfet的性能还受其他几个周围相关因素的影响。这些因素包括封装阻抗、印刷电路板（pcb）布局、互连线寄生效应和开关速度。事实上，真正的开关速度取决于其他几个因素，例如切换的速度和保持栅极控制的能力，同时抑制栅极驱动回路电感带来的影响。同样，低栅极阈值还会加重ldi/dt问题。
正因为了解电路中晶体管的性能很重要，所以我们将选用半桥拓扑。这种拓扑是电力电子装置最常用的拓扑之一。这些例子重点介绍了同步压降转换器——一个半桥拓扑的具体应用。
共源极电感效应
图1为具备杂散电感和电阻（由封装键合线、引线框以及电路板布局和互连线带来）等寄生效应的半桥电路。共源电感（csi）倾向于降低控制fet（高边fet）的导通和关断速度。如果与栅极驱动串联，通过csi的电压加至栅极驱动上，可使fet处于导通状态（条件：v = -ldi/dt），从而延迟晶体管的关断。这也会增大控制fet的功耗，如图2所示。
更高的功耗会导致转换效率降低。另外，由于杂散电感，电路出现尖峰电压的可能性很高。如果这些尖峰电压超过器件的额定值，可能会引起故障。
为了消除或使这种寄生电感最小化，设计人员必须采用类似无引脚或接线柱的direcfet等封装形式，并采用使互连线阻抗最小化的布局。与标准封装不同，direcfet无键合线或引线框。因此，它可极大地降低导通电阻，同时大幅降低开关节点的振铃，抑制开关损耗。
缓和c dv/dt感应导通
影响性能的另一个因素是c dv/dt感应导通（和由此产生的击穿）。c dv/dt通过栅漏电容cgd的反馈作用（引起不必要的低边fet导通），使低边（或同步）fet出现栅极尖峰电压。
实际上，当q2的漏源极的电压升高时，电流就会经由栅漏电容cgd 流入总栅极电阻rg ，如图3（a）所示。因此，它会导致同步fet q2的栅极出现尖峰电压。当该栅极电压超出规定的阈值时，它就会被迫导通。图3（b）显示的，正是在图3（a）所示 典型同步压降转换器拓扑中，同步fet q2在这种工作模式下的主要波形。
若要准确地确定低边或同步mosfet q2的这种现象带来的功耗，需要对其漏源电压vds_q2 进行一段时间的钳位控制。在钳位控制时段，其功耗约为：
在这个等式中，vcl 代表vds_q2 的钳位电压值；fs代表开关频率；irrm 代表峰值反向恢复电流；tcl 代表反向恢复电流由irrm 降至零所需的时间。
由上式可以看出，c dv/dt感应损耗是vin、dv/dt和开关频率的函数，反过来，它也会受驱动速度、栅极电荷qg、反向恢复电荷qrr和布局的影响。因此，要想抑制这种不必要的导通，需要选择具备低荷比（qgd/qgs1）的适用同步mosfet q2。在qgd/qgs1中，qgd代表栅漏米勒电荷，qgs1代表栅极电压达到阈值之前的栅源电荷。尽管降低cds 或增大cgs可降低c dv/dt感应电压，但q2的c dv/dt感应导通还取决于漏源电压 vds-q2 和阈值电压vth。由于栅极阈值电压会随着温度的升高而降低，因此这个问题在温度升高情况下会进一步恶化。因此，低阈值fet对c dv/dt问题尤其敏感。
在实际应用中，要想评估同步mosfet q2，需要了解栅极电容的栅极电荷性能。因此，聪明的办法是调查c dv/dt感应导通，这需要查看累积的米勒电荷。为避免q2错误导通，设计人员必须确保当漏源电压vds-q2 达到输入电压时，它必须比栅源电容的总电荷低。
最大限度降低封装寄生效应
简单的数学分析表明，解决这个问题的最佳办法是选择小于1的电荷比qgd/qgs1。防止c dv/dt感应导通的其他因素包括低驱动漏极阻抗（《1 欧姆）、具备低rg的fet设计、外置的g-s电容器和具备最低寄生效应和电压振铃的q2封装。
同步mosfet q2的导通电阻rds（on） 及其封装，在抑制c dv/dt导通方面具备同等的重要性。实际上，近几年来，mosfet供应商对各种封装进行了大幅改进，使通态电阻变得很低并最大限度降低寄生效应。例如以7引脚d2pak封装为例，相对于同等的标准d2pak封装，在相同漏源电压vds条件下，它的导通电阻降低0.4 mω，同时大幅改进了电流处理功能。采用7引脚d2pak封装的典型代表是irfs3004-7ppbf。该mosfet的额定电压为40 v，导通电阻为1.4 mω，漏电流（id）为240 a。同样的芯片采用传统的d2pak封装，其通态电阻为1.8 mω，额定漏电流为195 a。
其他改进的功率封装包括功率四方扁平无引脚封装（pqfn）和directfet等封装。pqfn封装具备多种变体。不过，与其他的封装不同，directfet未采用任何键合线和引线框，使封装电阻和寄生电感降至最低，如图4所示。
图5和图6为无芯片封装的电阻和寄生电感的测量值与不同类型mosfet封装的频率的对比情况。
从这些图可以看出，directfet封装与dpak、d2pak、so8 和微型引线框封装（mlp）等其他封装相比，相对于频率带来的电阻和电感可忽略不计。此外，direcfet相对于带引脚的封装，其寄生感应值的变化最小，因为能够带来电阻和电感的封装已被降至最低程度。随着不久前对direcfet材料和结构的改进，这种封装的电阻降至0.15 mω，寄生电感降低0.1 nh以下。唯一在封装电阻和电感方面与directfet接近的封装是mlp——pqfn的变体。
性能最大化
为进一步阐明上述的内容和更好地了解c dv/dt损耗对整个电路损耗的影响，让我们用两个mosfet（参数如表1所示）例说明。1号器件具备高通态电阻和低电荷比值，而2号器件是具备低通态电阻和高电荷比值的晶体管。将这两个器件插入同步压降转换器具备相同的q1 mosfet和1 mhz开关频率的同步fet插槽。输入电 压为14 v，输出电压为1.3 v。
两个不同的同步fet的测量损耗如图7所示。从图7可以看到，在宽输出负载范围条件下，1号器件相对于2号器件的损耗更低。实际上，在10a负载条件下，1号器件的功耗比2号器件低0.72 w。整体而言，2号器件的功耗比1号器件高出约18%，这主要是由c dv/dt导通损耗造成的。其中的奥秘就在于，1号器件具备更低的栅漏电荷和电荷比，因此它具备更低的或不产生cdv/dt损耗。由于负载电流对c dv/dt损耗的影响不大，因此在轻载条件下，功耗的变化基本无差别。
另一个可影响电源产品设计的mosfet性能的因素是布局。例如，不合理的电路板布局可增大电源电路的寄生效应，反过来，增大的寄生效应又会提高电源的开关和导通损耗。此外，它还会提高电磁干扰的噪声水平，从而使设计出的产品达不到理想的性能。
若要最大限度降低电路板布局带来的影响，设计人员必须确保通过将驱动和mosfet尽可能地背靠背放置，从而使输入回路面积最小化，如图8所示。
图8右侧有一个位于fet下方的小型陶瓷支路，利用过孔形成一个极小的输入回路。因此，需要将支路电容靠近驱动放置，并将输入陶瓷电容cin 靠近高边mosfet放置。在这里，控制回路fet相对于同步fet具备更高的优先权。
如果将fet并联，需要确保栅极回路阻抗匹配。另外，该布局必须采用隔离的模拟接地层和功率接地层，使大电流电路形成独立的回路，从而不干扰敏感的模拟电路。然后，必须将这两个接地层与pcb布局的一个点连接。此外，设计人员还必须利用多个过孔，使fet与输入引脚vin或接地层连接。电路板上任何未用区域必须灌注铜。
总之，封装阻抗、pcb布局、互连线寄生效应和开关速度都是影响电源电路mosfet性能的重要因素。因此，要想在高功率密度条件下获得最佳的转换效率，必须在设计mosfet过程中，充分考虑封装、电路板布局（包括互连线）、阻抗和开关速度。
f3： 实际上，当q2的漏源极的电压升高时，电流就会经由栅漏电容cgd 流入总栅极电阻rg ，如图3（a）所示。因此，它会导致同步fet q2的栅极出现尖峰电压。当该栅极电压超出规定的阈值时，它就会被迫导通。图3（b）显示的，正是在图3（a）所示 典型同步压降转换器拓扑中，同步fet q2在这种工作模式下的主要波形。
突破！艾迈斯欧司朗新型CoS蓝激光二极管助Convergent Photonics再创新
捷通华声灵云智能语音分析 提升客服中心服务质量
时下“环保电动车”消费成为“时尚”
博泰车联网成立全新子公司加速技术与营销融合
长春光机所荣膺“贯彻落实全院国际合作工作会议精神工作”优秀单位
影响MOSFET性能的一些因素
国产DDR4内存有了新的进展消息 不久之后我们将能用上自己的内存颗粒
惊爆！苏州一座巨无霸级体育中心的一流功能设施曝光
电蜂优选讲解LVDS连接器的插接问题
霍尔电流传感器的背景与定义
工程师懒惰的利与弊
2020年预计移动机器人收入将达24亿美元，2021年将进一步增长50％
Analog Devices 用于低电压光学系统的纤巧 µModule 升压型稳压器
MySQL数据库免安装版配置教程
目前室内定位技术一般都应用在哪些领域之中
如何看懂脉冲电路
食用油品质检测仪的主要特点与优点是什么
交流接触器的参数有哪些类型
基于超声波回波衰溅理论的超声波浓度计设计
区块链对于教育行业有什么影响
除了器件结构和加工工艺，mosfet的性能还受其他几个周围相关因素的影响。这些因素包括封装阻抗、印刷电路板（pcb）布局、互连线寄生效应和开关速度。事实上，真正的开关速度取决于其他几个因素，例如切换的速度和保持栅极控制的能力，同时抑制栅极驱动回路电感带来的影响。同样，低栅极阈值还会加重ldi/dt问题。
正因为了解电路中晶体管的性能很重要，所以我们将选用半桥拓扑。这种拓扑是电力电子装置最常用的拓扑之一。这些例子重点介绍了同步压降转换器——一个半桥拓扑的具体应用。
共源极电感效应
图1为具备杂散电感和电阻（由封装键合线、引线框以及电路板布局和互连线带来）等寄生效应的半桥电路。共源电感（csi）倾向于降低控制fet（高边fet）的导通和关断速度。如果与栅极驱动串联，通过csi的电压加至栅极驱动上，可使fet处于导通状态（条件：v = -ldi/dt），从而延迟晶体管的关断。这也会增大控制fet的功耗，如图2所示。
更高的功耗会导致转换效率降低。另外，由于杂散电感，电路出现尖峰电压的可能性很高。如果这些尖峰电压超过器件的额定值，可能会引起故障。
为了消除或使这种寄生电感最小化，设计人员必须采用类似无引脚或接线柱的direcfet等封装形式，并采用使互连线阻抗最小化的布局。与标准封装不同，direcfet无键合线或引线框。因此，它可极大地降低导通电阻，同时大幅降低开关节点的振铃，抑制开关损耗。
缓和c dv/dt感应导通
影响性能的另一个因素是c dv/dt感应导通（和由此产生的击穿）。c dv/dt通过栅漏电容cgd的反馈作用（引起不必要的低边fet导通），使低边（或同步）fet出现栅极尖峰电压。
实际上，当q2的漏源极的电压升高时，电流就会经由栅漏电容cgd 流入总栅极电阻rg ，如图3（a）所示。因此，它会导致同步fet q2的栅极出现尖峰电压。当该栅极电压超出规定的阈值时，它就会被迫导通。图3（b）显示的，正是在图3（a）所示 典型同步压降转换器拓扑中，同步fet q2在这种工作模式下的主要波形。
若要准确地确定低边或同步mosfet q2的这种现象带来的功耗，需要对其漏源电压vds_q2 进行一段时间的钳位控制。在钳位控制时段，其功耗约为：
在这个等式中，vcl 代表vds_q2 的钳位电压值；fs代表开关频率；irrm 代表峰值反向恢复电流；tcl 代表反向恢复电流由irrm 降至零所需的时间。
由上式可以看出，c dv/dt感应损耗是vin、dv/dt和开关频率的函数，反过来，它也会受驱动速度、栅极电荷qg、反向恢复电荷qrr和布局的影响。因此，要想抑制这种不必要的导通，需要选择具备低荷比（qgd/qgs1）的适用同步mosfet q2。在qgd/qgs1中，qgd代表栅漏米勒电荷，qgs1代表栅极电压达到阈值之前的栅源电荷。尽管降低cds 或增大cgs可降低c dv/dt感应电压，但q2的c dv/dt感应导通还取决于漏源电压 vds-q2 和阈值电压vth。由于栅极阈值电压会随着温度的升高而降低，因此这个问题在温度升高情况下会进一步恶化。因此，低阈值fet对c dv/dt问题尤其敏感。
在实际应用中，要想评估同步mosfet q2，需要了解栅极电容的栅极电荷性能。因此，聪明的办法是调查c dv/dt感应导通，这需要查看累积的米勒电荷。为避免q2错误导通，设计人员必须确保当漏源电压vds-q2 达到输入电压时，它必须比栅源电容的总电荷低。
最大限度降低封装寄生效应
简单的数学分析表明，解决这个问题的最佳办法是选择小于1的电荷比qgd/qgs1。防止c dv/dt感应导通的其他因素包括低驱动漏极阻抗（《1 欧姆）、具备低rg的fet设计、外置的g-s电容器和具备最低寄生效应和电压振铃的q2封装。
同步mosfet q2的导通电阻rds（on） 及其封装，在抑制c dv/dt导通方面具备同等的重要性。实际上，近几年来，mosfet供应商对各种封装进行了大幅改进，使通态电阻变得很低并最大限度降低寄生效应。例如以7引脚d2pak封装为例，相对于同等的标准d2pak封装，在相同漏源电压vds条件下，它的导通电阻降低0.4 mω，同时大幅改进了电流处理功能。采用7引脚d2pak封装的典型代表是irfs3004-7ppbf。该mosfet的额定电压为40 v，导通电阻为1.4 mω，漏电流（id）为240 a。同样的芯片采用传统的d2pak封装，其通态电阻为1.8 mω，额定漏电流为195 a。
其他改进的功率封装包括功率四方扁平无引脚封装（pqfn）和directfet等封装。pqfn封装具备多种变体。不过，与其他的封装不同，directfet未采用任何键合线和引线框，使封装电阻和寄生电感降至最低，如图4所示。
图5和图6为无芯片封装的电阻和寄生电感的测量值与不同类型mosfet封装的频率的对比情况。
从这些图可以看出，directfet封装与dpak、d2pak、so8 和微型引线框封装（mlp）等其他封装相比，相对于频率带来的电阻和电感可忽略不计。此外，direcfet相对于带引脚的封装，其寄生感应值的变化最小，因为能够带来电阻和电感的封装已被降至最低程度。随着不久前对direcfet材料和结构的改进，这种封装的电阻降至0.15 mω，寄生电感降低0.1 nh以下。唯一在封装电阻和电感方面与directfet接近的封装是mlp——pqfn的变体。
性能最大化
为进一步阐明上述的内容和更好地了解c dv/dt损耗对整个电路损耗的影响，让我们用两个mosfet（参数如表1所示）例说明。1号器件具备高通态电阻和低电荷比值，而2号器件是具备低通态电阻和高电荷比值的晶体管。将这两个器件插入同步压降转换器具备相同的q1 mosfet和1 mhz开关频率的同步fet插槽。输入电 压为14 v，输出电压为1.3 v。
两个不同的同步fet的测量损耗如图7所示。从图7可以看到，在宽输出负载范围条件下，1号器件相对于2号器件的损耗更低。实际上，在10a负载条件下，1号器件的功耗比2号器件低0.72 w。整体而言，2号器件的功耗比1号器件高出约18%，这主要是由c dv/dt导通损耗造成的。其中的奥秘就在于，1号器件具备更低的栅漏电荷和电荷比，因此它具备更低的或不产生cdv/dt损耗。由于负载电流对c dv/dt损耗的影响不大，因此在轻载条件下，功耗的变化基本无差别。
另一个可影响电源产品设计的mosfet性能的因素是布局。例如，不合理的电路板布局可增大电源电路的寄生效应，反过来，增大的寄生效应又会提高电源的开关和导通损耗。此外，它还会提高电磁干扰的噪声水平，从而使设计出的产品达不到理想的性能。
若要最大限度降低电路板布局带来的影响，设计人员必须确保通过将驱动和mosfet尽可能地背靠背放置，从而使输入回路面积最小化，如图8所示。
图8右侧有一个位于fet下方的小型陶瓷支路，利用过孔形成一个极小的输入回路。因此，需要将支路电容靠近驱动放置，并将输入陶瓷电容cin 靠近高边mosfet放置。在这里，控制回路fet相对于同步fet具备更高的优先权。
如果将fet并联，需要确保栅极回路阻抗匹配。另外，该布局必须采用隔离的模拟接地层和功率接地层，使大电流电路形成独立的回路，从而不干扰敏感的模拟电路。然后，必须将这两个接地层与pcb布局的一个点连接。此外，设计人员还必须利用多个过孔，使fet与输入引脚vin或接地层连接。电路板上任何未用区域必须灌注铜。
总之，封装阻抗、pcb布局、互连线寄生效应和开关速度都是影响电源电路mosfet性能的重要因素。因此，要想在高功率密度条件下获得最佳的转换效率，必须在设计mosfet过程中，充分考虑封装、电路板布局（包括互连线）、阻抗和开关速度。
f3： 实际上，当q2的漏源极的电压升高时，电流就会经由栅漏电容cgd 流入总栅极电阻rg ，如图3（a）所示。因此，它会导致同步fet q2的栅极出现尖峰电压。当该栅极电压超出规定的阈值时，它就会被迫导通。图3（b）显示的，正是在图3（a）所示 典型同步压降转换器拓扑中，同步fet q2在这种工作模式下的主要波形。
突破！艾迈斯欧司朗新型CoS蓝激光二极管助Convergent Photonics再创新
捷通华声灵云智能语音分析 提升客服中心服务质量
时下“环保电动车”消费成为“时尚”
博泰车联网成立全新子公司加速技术与营销融合
长春光机所荣膺“贯彻落实全院国际合作工作会议精神工作”优秀单位
影响MOSFET性能的一些因素
国产DDR4内存有了新的进展消息 不久之后我们将能用上自己的内存颗粒
惊爆！苏州一座巨无霸级体育中心的一流功能设施曝光
电蜂优选讲解LVDS连接器的插接问题
霍尔电流传感器的背景与定义
工程师懒惰的利与弊
2020年预计移动机器人收入将达24亿美元，2021年将进一步增长50％
Analog Devices 用于低电压光学系统的纤巧 µModule 升压型稳压器
MySQL数据库免安装版配置教程
目前室内定位技术一般都应用在哪些领域之中
如何看懂脉冲电路
食用油品质检测仪的主要特点与优点是什么
交流接触器的参数有哪些类型
基于超声波回波衰溅理论的超声波浓度计设计
区块链对于教育行业有什么影响