2. 设置禁止i/o 分配。
最大化【package pins】,如图10-45 所示, 和按钮配合,完成对器件引脚的排序,如图中我们将所有vref 引脚排在一起,选中所有vref 引脚,右键功能选择【set prohibit】,禁止所有vref 引脚的分配。
图10-45 禁止引脚分配
三、 定义兼容器件
在fpga 设计开发阶段,planahead 允许设计者定义互相兼容的芯片,这种方式可以将一个i/o约束应用于多个fpga。
在【device】或者【package】窗口,在右键弹出菜单中选择【make part compatible…】,选择互相兼容的器件。如图10-46。
图10-46 指定兼容器件
四、 导入、分析i/o端口列表
planahead能够导入多种不同格式的文件用于i/o引脚的规划。在产生综合网表之前,可以导入csv、ucf和rtl格式的文件进行i/o引脚的分析和分配。但需要注意的是,使用这种早期i/o引脚规划方法的时候,因为没有综合网表,i/o分配工具和drc校验工具不清楚设计中的时钟和各时钟之间的关系,也不清楚高速逻辑的具体情况,所以其分析并不完整。如果可能的话,导入综合网表后,再进行i/o分配。
运行命令【file】→【import i/o port…】→【from csv…】导入csv格式文件,csv文件目录是planahead_tutorial\sources\io_port_import.csv。最大化【i/o ports】窗口,如图10-47所示,可以看到默认情况下所有ports的分布。单击【i/o ports】窗口旁边的按钮,观察端口排列的变化。图中显示了各个端口的常用属性。
图10-47 【i/o ports】窗口
2021年10项重大航天任务成功率预测
三元催化器失效的原因
开放原子读书会第3期:《社区运营的艺术》从0-1搭建开源社区
电力电子变压器对交直流混合微网功率控制的研究
PCB电路板中GND地线的查找方法
Xilinx可编程逻辑器件设计与开发(基础篇)连载40:Spartan
如何使用ArduinoBlocks
ad595应用电路
深圳金康特与北京智联安签署战略合作协议,共同推进4G/5G智能穿戴产品
华为发布自研WiFi 6+技术,将用于智能终端设备
博通推出混合电视和OTT媒体播放器平台解决方案
互联网模式创新的下一个风口在哪儿?
手持式激光焊接机水冷与风冷在焊接厚度上有什么区别
C语言入门教程-变量:程序保存结果的手段
三省一市要集合科技力量,聚焦集成电路
如何为高性能计算应用程序提供云原生体验
苹果为其设备推出了最新的软件更新
电池并联电流不增加串联后电流增加的原因是什么
阿牛巴流量计的工作原理与特点
不同的电动机如何选用热继电器呢?